[发明专利]存储器时分控制的方法及存储器系统

说明书

本发明涉及一种存储器时分控制的方法及存储器系统。该存储器时分控制的方法，用于包含多个存储器控制器及多个存储器装置的该存储器系统中，该方法包含：分配一第一操作时序至一第一存储器控制器，以及分配一第二操作时序至一第二存储器控制器，其中该第一操作时序与该第二操作时序的时间交错；传送根据该第一指令信号产生的一第一芯片选择信号至该多个存储器装置中的一第一存储器装置；以及传送根据该第二指令信号产生的一该第二芯片选择信号至该多个存储器装置中的一第二存储器装置。

技术领域

本发明涉及一种存储器控制的方法及装置，尤指一种通过时分方式的存储器控制的方法及装置，以减少接脚设置的数量。

背景技术

现代电子系统设计中，经常将双倍数据传输率(Double Data Rate，DDR)的动态随机存取存储器(Dynamic Random Access Memory，DRAM)系统分成存储器控制逻辑和物理层两个部分。存储器控制器逻辑和物理层之间定义有一双倍数据传输速率物理层接口(DDRPHY interface，DFI)，用来实现二者之间的标准互联。简言之，DFI标准的提出旨在定义一个存储器控制逻辑与物理层之间的通用接口，即将存储器控制器传送的指令信号及数据信号转换成符合存储器装置(如双列直插式存储器模块(Dual In-line Memory Module，DIMM))的规格，再传送至存储器装置。同理，存储器装置传送的数据信号亦可通过DFI接口转换成符合存储器控制器的规格之后，再传送给存储器控制器。

传统存储器控制器可连接多个存储器装置(如第四代双倍数据率同步动态随机存取存储器(Double-Data-Rate Fourth Generation Synchronous Dynamic Random AccessMemory，DDR4))。当每次存储器控制器传送指令信号(如读、写、启始(active)、预充电(precharge)、自动刷新(auto-refresh)、自刷新(self-refresh)等)时，会通过DFI接口传送至各个存储器装置。因此，每个存储器装置会同时操作。举例来说，一个存储器控制器连接三个存储器装置。当存储器控制器欲读取一个存储器控制器时，在共享指令接口的情况下，会收到三倍的回复数据大小(以DDR4每次可存取16比特数据为例，则需要16比特×3＝48比特的数据宽度，造成所需带宽的增加)。若想要单独存取一个存储器装置，则需要通过分流方式，增加额外的一组指令接口，以便减少所需数据宽度(仅需16比特×1＝16比特的数据宽度)。然而，额外的指令接口也代表了存储器控制器需要额外的接脚，以便分别控制存储器装置，造成电路板上布局的限制及成本增加。

发明内容

因此，本发明之主要目的即在于提供一种存储器时分控制的方法及相关装置，以解决上述问题。

本发明披露一种存储器时分控制的方法，用于包含多个存储器控制器及多个存储器装置的一存储器系统中，该方法包含：分配一第一操作时序至该多个存储器控制器中的一第一存储器控制器，以及分配一第二操作时序至该多个存储器控制器中的一第二存储器控制器，其中该第一操作时序与该第二操作时序的时间交错，该第一操作时序用来提供该第一存储器控制器传送一第一指令信号的时钟周期，以及该第二操作时序用来提供该第二存储器控制器传送一第二指令信号的时钟周期；传送根据该第一指令信号产生的一第一芯片选择信号至该多个存储器装置中的一第一存储器装置，以于该第一操作时序存取该第一存储器装置；以及传送根据该第二指令信号产生的一该第二芯片选择信号至该多个存储器装置中的一第二存储器装置，以于该第二操作时序存取该第二存储器装置。