[发明专利]用于快速读取的存储器装置及其控制方法

说明书

一种用于快速读取的存储器装置及其控制方法，该存储器装置包括一存储器阵列、一字线控制器以及一源极线控制器。该存储器阵列由多个存储单元排列而成，其中同一行中的多个存储单元的源极彼此相耦接，相邻两行的多个存储单元的源极分别连接至一第一源极线及一第二源极线，以及一标的存储单元的源极连接至该第一源极线。当该标的存储单元需要被读取时，该字线控制器提供一第一电压予对应于该标的存储单元的该字线以及对应于该标的存储单元的下一行的该字线，该源极线控制器提供一第二电压予该第一源极线，并且提供一第三电压予该第二源极线；其中该第二电压为0V，该第三电压大于该第二电压。

技术领域

本发明有关于一种存储器装置，特别是有关于一种用于快速读取的存储器装置及其控制方法。

背景技术

反或快闪存储器(NOR flash memory)的每一存储单元(memory cell)均与一字线(word line)及一位线(bit line)相连接，其随机读取速度较反及快闪存储器(NAND flashmemory)快。反或快闪存储器主要应用在编程码的储存，具有容量较小、写入速度慢的特性。

如图1所示，举例来说，当存储单元100被读取时，与存储单元100的栅极相连接的一字线(WL(n))被提供了5V的电压，与存储单元100的漏极相连接的一位线(BL)被提供了1V的电压，并且与存储单元100的源极相连接的一源极线(SL,source line)被提供了0V的电压(接地)。在上述状态下，存储单元100为导通状态，并且由于存储单元100的漏极电压大于其源极电压，因此会有一电流(I-cell)自存储单元100的漏极流至存储单元100的源极。该存储器比较该电流(I-cell)与一参考电流的大小，用以判断存储单元100内所储存的数据为逻辑高准位或逻辑低准位。

在SPI-NOR flash的多种读取指令中，具有一特别的读取指令，称作一快速读取(fast read)指令。当SPI-NOR flash接收到该快速读取指令时，该存储器会从对应于该快速读取指令的一位址的一特定存储单元开始连续读取，并且在读完对应于该特定存储单元所在的该行(row)后，会直接依序读取对应于该特定存储单元的下一行的其他存储单元，直到读完所有该存储器中所有存储单元的数据。

图2为一存储器的一存储器阵列执行读取时的示意图。如图2所示，举例来说，存储器阵列200是由n行乘以m列的多个存储单元排列而成，其中存储单元202位在存储器阵列200第1行第m列的位置，当存储单元202被读取时，存储单元202所对应的第1行的一字线(WL[0])上的电压为5V，存储单元202所对应的第m列的一位线(BL[m-1])上的电压为1V，并且存储单元202所对应的一源极线(SL)上的电压为0V，此时存储单元202可顺利被读取。在完成存储单元202的读取后，该存储器接着读取位在第2行第1列的存储单元204。

该存储器的读取目标从存储单元202转换为存储单元204的过程中，由于存储单元202与存储单元204分属不同行，因此一字线控制器必须停止输出电压5V给对应于存储单元202的字线(WL[0])，并且开始输出电压5V给对应于存储单元204的字线(WL[1])。由于在半导体的制造工艺中，字线多由多晶硅所制成，其电传导速度不如由金属所制成的位线快，因此字线间的切换速度往往成为该存储器读取速度的限制瓶颈。但若该字线控制器同时提供5V给字线(WL[0])及字线(WL[0])，如图1所示，又会造成同时有两股电流从存储单元202及存储单元204的漏极流至源极，使得该存储器所侦测的该电流不准确，造成该存储器对存储单元202或存储单元204的逻辑误判。

发明内容