[发明专利]一种通道校准装置及方法、计算机装置及可读存储介质

权利要求书

1.一种通道校准装置，应用于多通道射频拉远单元RRU，所述多通道包括待校准通道和参考通道，其特征在于，包括：现场可编程门阵列FPGA器件和与所述FPGA器件连接的数字信号处理DSP器件，其中：

所述FPGA器件包括采数模块和校准滤波器，所述采数模块用于采集并发送所述待校准通道的校准序列，以及所述参考通道的校准序列；

所述DSP器件，用于接收所述采数模块发送的所述待校准通道的校准序列，以及所述参考通道的校准序列；利用所述待校准通道的校准序列与所述参考通道的校准序列间的频域响应，计算所述待校准通道的校准滤波器系数；利用所述待校准通道的校准序列的自相关性，获得所述待校准通道的第一时延值，以及，利用所述参考通道的校准序列的自相关性，获得所述参考通道的第二时延值；基于所述第一时延值和所述第二时延值，获得所述待校准通道与所述参考通道间的时延差；将所述时延差与所述校准滤波器系数发送至所述校准滤波器，所述时延差与所述校准滤波器系数用于表征所述校准滤波器；

其中，所述校准滤波器用于根据所述校准滤波器系数和所述时延差对所述待校准通道进行校准；所述校准滤波器具体为阶数可变的滤波器，在第一时间，通过表征所述校准滤波器的第一时延差和第一滤波器系数对第一待校准通道进行校准；在与所述第一时间不同的第二时间，通过表征所述校准滤波器的第二时延差和第二滤波器系数对第二待校准通道进行校准，其中，所述第一时间时所述校准滤波器的阶数为R，与所述第二时间时所述校准滤波器的阶数为S，R和S均为正整数。

2.如权利要求1所述的装置，其特征在于，所述DSP器件具体用于：

对所述待校准通道的校准序列进行频域变换获得第一数值，以及对所述参考通道的校准序列进行频域变换获得第二数值；

确定所述第二数值与所述第一数值间的比值，其中，所述比值为所述待校准通道与所述参考通道间的频域响应；

对所述频域响应进行傅里叶反变换得到所述待校准通道与所述参考通道间的校准因子；

确定所述校准因子对应M个最大冲击响应点，其中，M个最大冲击响应点具体为所述校准滤波器系数，M为正整数。

3.如权利要求1所述的装置，其特征在于，所述DSP器件具体用于：

获得本地序列；

将所述待校准通道的校准序列与所述本地序列进行共轭相关，确定共轭相关的最高高峰值点所在的第一位置信息，以及，将所述参考通道的校准序列与所述本地序列进行共轭相关，确定共轭相关的最高高峰值点所在的第二位置信息；

基于所述第一位置信息获得所述待校准通道的所述第一时延值，以及，基于所述第二位置信息获得所述参考通道的所述第二时延值。

4.如权利要求1所述的装置，其特征在于，所述DSP器件具体用于按照预设数据包格式将所述时延差与所述校准滤波器系数发送至所述校准滤波器，其中，所述预设数据包格式包括短包校验和与长包校验和；

所述校准滤波器根据所述短包校验和与所述长包校验和校验所述DSP器件发送的所述校准滤波器系数与所述时延差，与经由所述校准滤波器接收后的数据是否一致，其中，所述短包校验和包括所述校准滤波器系数与所述时延差，所述长包校验和包括除包头、包尾之外的所有数据之和。

5.如权利要求1所述的装置，其特征在于，所述校准滤波器具体为有限长单位冲激响应FIR滤波器。

6.如权利要求1所述的装置，其特征在于，所述采数模块用于：

通过任一通道的射频发送端的GP时隙发送相应通道的校准序列。

7.如权利要求1所述的装置，其特征在于，所述FPGA器件与所述DSP器件通过外部存储器接口EMIF相连接。