[发明专利]半导体结构的制作方法

说明书

本发明实施例提供半导体结构的制作方法，包括形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成第一栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与第一栅极堆叠相邻的源极/漏极区中，且凹陷中露出第一半导体层与第二半导体层的侧壁；对半导体鳍状物进行蚀刻工艺，造成底切于第一栅极堆叠下；外延成长第一半导体材料的半导体延伸结构于半导体鳍状物的侧壁上以填入底切；以及自凹陷成长外延的源极/漏极结构。

技术领域

本发明实施例涉及导体装置与其制作方法，尤其涉及制作场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管及/或其他场效晶体管的方法。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路均比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。尺寸缩小亦增加集成电路结构 (如三维晶体管)与工艺的复杂度，为实现这些进展，集成电路的处理与形成方法需要类似发展。举例来说，当装置尺寸持续缩小时，场效晶体管的装置效能(如与多种缺陷相关的装置效能劣化)与制作成本变得更具挑战。虽然解决这些挑战所用的方法通常适用，但仍无法符合所有方面的需求。

发明内容

本发明一实施例提供的半导体结构的制作方法，包括：形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成第一栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与第一栅极堆叠相邻的源极/漏极区中，且凹陷中露出第一半导体层与第二半导体层的侧壁；对半导体鳍状物进行蚀刻工艺，造成底切于第一栅极堆叠下；外延成长第一半导体材料的半导体延伸结构于半导体鳍状物的侧壁上以填入底切；以及自凹陷成长外延的源极/漏极结构。

本发明一实施例提供的半导体结构的制作方法，包括：形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与栅极堆叠相邻的源极漏极区中；进行蚀刻工艺，以蚀刻第一半导体材料与第二半导体材料，使半导体鳍状物横向地凹陷，造成底切于栅极堆叠下；外延成长第一半导体材料以填入底切，即形成延伸通道；以及成长外延的源极/漏极结构于凹陷中。

本发明一实施例提供的半导体结构，包括半导体鳍状物以及源极/漏极结构，半导体鳍状物位于基板上，半导体鳍状物包括源极/漏极区以及与源极/ 漏极区相邻的通道区，且通道区包括彼此垂直堆叠的多个通道；栅极堆叠，接触半导体鳍状物的通道区并围绕通道的每一者；以及源极/漏极结构位于源极/漏极区中并经由半导体延伸结构连接通道的每一者，且半导体延伸结构自栅极堆叠横越至源极/漏极结构，并自通道的最顶者垂直延伸至最底者。

附图说明

图1为本发明一些实施例中，制作半导体装置的方法的流程图。

图2A为本发明一些实施例中，半导体装置的三维透视图。

图2B为本发明一些实施例中，半导体装置的俯视图。

图3A为本发明一些实施例中，在图1的方法的中间阶段的图2A与2B 的半导体装置沿着剖线AA’的剖视图。

图3B、4A、5A、6A、7A、与8A为本发明一些实施例中，在图1的方法的中间阶段的图2A与2B的半导体装置沿着剖线BB’的剖视图。

图3C、3D、4B、5B、6B、7B、与8B为本发明一些实施例中，在图1 的方法的中间阶段的图2A与2B的半导体装置沿着剖线CC’的剖视图。