[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上形成有一个或者多个堆叠的沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述基底上形成有栅极结构，所述栅极结构横跨所述沟道叠层且覆盖所述沟道叠层的部分顶部和部分侧壁；

在所述栅极结构两侧的沟道叠层内形成露出所述基底的凹槽；

沿垂直于所述栅极结构侧壁的方向，横向刻蚀所述凹槽露出的部分牺牲层，形成位于所述栅极结构下方的剩余牺牲层；

在所述剩余牺牲层露出的沟道层中形成源漏掺杂区，其中，位于所述栅极结构一侧的源漏掺杂区作为源区，位于所述栅极结构另一侧的源漏掺杂区作为漏区；

形成所述源漏掺杂区之后，在所述栅极结构露出的基底上形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；

刻蚀所述源区一侧的层间介质层，露出所述源区所对应沟道层的各个表面；

刻蚀所述漏区一侧的层间介质层，露出所述漏区所对应沟道层的各个表面；

在所述层间介质层露出的所述源区所对应沟道层表面形成第一金属硅化物层；

在所述层间介质层露出的所述漏区所对应沟道层表面形成第二金属硅化物层；

在所述源区一侧的基底上形成第一导电插塞，所述第一导电插塞还包覆所述第一金属硅化物层；

在所述漏区一侧的基底上形成第二导电插塞，所述第二导电插塞还包覆所述第二金属硅化物层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂区的步骤包括：在所述凹槽中形成掺杂外延层，所述掺杂外延层覆盖所述剩余牺牲层露出的所述沟道层的表面，且所述掺杂外延层中的掺杂离子向所述沟道层中扩散，在所述沟道层中形成所述源漏掺杂区；

在所述栅极结构露出的基底上形成层间介质层的步骤中，所述层间介质层覆盖所述源漏掺杂区。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述凹槽中形成掺杂外延层的步骤包括：在所述凹槽中形成外延层，且在形成所述外延层的过程中进行原位自掺杂。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，依次刻蚀所述源区一侧的层间介质层和所述掺杂外延层，露出所述源区所对应沟道层的各个表面；

依次刻蚀所述漏区一侧的层间介质层和所述掺杂外延层，露出所述漏区所对应沟道层的各个表面。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述源区一侧的掺杂外延层的步骤中，去除所述掺杂外延层，或者，去除部分宽度的所述掺杂外延层；

刻蚀所述漏区一侧的掺杂外延层的步骤中，去除所述掺杂外延层，或者，去除部分宽度的所述掺杂外延层。

6.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述掺杂外延层的步骤中，所述掺杂外延层具有第一预设掺杂浓度；

形成所述源漏掺杂区的步骤中，所述源漏掺杂区具有第二预设掺杂浓度；

所述第一预设掺杂浓度为所述第二预设掺杂浓度的1.5倍至5倍。

7.如权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述掺杂外延层的步骤中，去除部分厚度的所述掺杂外延层。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，在同一步骤中，刻蚀所述源区一侧的层间介质层和所述漏区一侧的层间介质层，在同一步骤中形成所述第一金属硅化物层和第二金属硅化物层，且在同一步骤中形成所述第一导电插塞和第二导电插塞。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述源区一侧的掺杂外延层的步骤中，去除所述掺杂外延层；

刻蚀所述漏区一侧的掺杂外延层的步骤中，去除所述掺杂外延层；

在形成所述第一金属硅化物层和第二金属硅化物层后，在形成所述第一导电插塞和第二导电插塞之前，还包括：在所述层间介质层露出的基底上形成覆盖介质层；

形成所述第一导电插塞和第二导电插塞的步骤中，所述第一导电插塞和第二导电插塞形成于所述覆盖介质层中。