[发明专利]一种用于宽带电力载波通讯的前端编解码系统及方法有效
申请号: | 201910698278.3 | 申请日: | 2019-07-31 |
公开(公告)号: | CN110601792B | 公开(公告)日: | 2022-02-01 |
发明(设计)人: | 林雄鑫;朱忠益 | 申请(专利权)人: | 苏州门海微电子科技有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H04B3/54 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 马明渡;陈昊宇 |
地址: | 215000 江苏省苏州市苏州工业*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 宽带 电力 载波 通讯 前端 解码 系统 方法 | ||
1.一种用于宽带电力载波通讯的前端编解码系统,其特征在于:
包括编码单元和解码单元;
其中,所述编码单元包括第一信息码存储器、TURBO编码器,第一校验码存储器以及第一地址转换器;
所述第一信息码存储器用于写入信息码数据,包括四个BANK,每个BANK中包含两列存储空间,各列存储空间的存储深度相同,同地址的存储空间以序号递增的顺序排列;各所述存储空间的位宽为8bit,两列存储空间组成一个位宽为16bit的BANK,四个BANK组成一个位宽为64bit的存储器;
所述TURBO编码器包括两个分量编码器,用于将信息码数据编码成校验码数据,所述校验码数据包括一对校验比特p、q;所述信息码数据从所述第一信息码存储器中读出至该TURBO编码器后,经第一分量编码器输出校验比特p,同时经一交织器交织后通过第二分量编码器输出校验比特q;
所述校验码数据写入所述第一校验码存储器中,该第一校验码存储器的结构与所述第一信息码存储器相同;
所述第一地址转换器用于根据信道交织规则将信道交织后的地址转换为信道交织之前的地址;
其中,所述解码单元包括第二信息码存储器、TURBO解码器,第二校验码存储器和第二地址转换器;
所述第二信息码存储器用于写入信息码数据解映射后的对数似然比LLR,其结构采用与所述第一信息码存储器的同种结构,其地址数为第一信息码存储器的8倍;
所述第二校验码存储器用于写入校验码数据解映射后的对数似然比PLLR,其结构采用与所述第一校验码存储器的同种结构,其地址数为第一校验码存储器的8倍;
所述TURBO解码器用于将所述第二信息码存储器中的信息码对数似然比LLR和所述第二校验码存储器中的校验码对数似然比PLLR解析出发送端发送的信息码bit;
所述第二地址转换器用于根据信道交织规则将信道交织后的地址转换为信道交织前的地址,其结构与第一地址转换器相同;
所述编解码方法包括编码和解码,其中,所述编码方法利用所述编码单元,编码步骤包括:
(1)将数据写入第一信息码存储器
将需要发送的信息码数据进行均分,并分别写入所述第一信息码存储器中的四个BANK中;
在每个BANK中存放2*N个byte的信息码数据,N为正整数;所述数据按存储空间的序号递增顺序依次存放,且不同BANK中相同地址存储空间中的数据能够同时读出;
所述第一信息码存储器在写入信息码的数据时,每次向连续的两个存储空间中写入2个byte的数据,且各存储空间中包括四对信息比特;
(2)将数据生成校验码
将所述信息码的数据从所述第一信息码存储器中读出并经过TURBO编码器生成校验码数据,所述校验码包括一对校验比特p、q;
所述TURBO编码器包括两个分量编码器,所述数据输入TURBO编码器后,经第一分量编码器输出校验比特p,同时经交织器交织后通过第二分量编码器输出校验比特q;
(3)将校验码数据写入第一校验码存储器
所述第一校验码存储器的存储结构与所述第一信息码存储器相同,写入方法相同,各存储空间中存储四对校验比特;
(4)通过分集拷贝算法计算得到当前需要进行星座点映射的bit位在信道交织输出序列中的地址,然后通过地址转换器计算所需bit在所述第一信息码存储器或所述第一校验码存储器中的位置,将所需bit位读取出来;
所述解码步骤包括:
(1)将所述信息码数据解映射后的对数似然比LLR进行分集合并,并将分集合并后的LLR信息通过地址转换器后写入第二信息码存储器和第二校验码存储器中;
其中,在所述第二信息码存储器的每个BANK中存放2*M个LLR,M为正整数,按存储空间的序号递增顺序依次存放,且不同BANK中相同地址存储空间中的LLR能够同时读出;
一个LLR占用8bit的存储空间,构成存储有LLR的存储空间深度为编码步骤中存储有所述信息码数据的存储空间深度的8倍;
用同样的写入方法在所述第二校验码存储器中存放2*M个所述校验码数据解映射后的对数似然比PLLR,一个PLLR占用8bit的存储空间;
(2)对第二信息码存储器中的LLR和第二校验码存储器中的PLLR通过TURBO解码器进行解码,该TURBO解码器包括两个分量解码器;一个分量解码器需要连续两个bit的LLR信息和1个bit的PLLR信息,因此上述存储结构可以保证一次读取就能够得到一个TURBO解码器需要的全部LLR和PLLR信息。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州门海微电子科技有限公司,未经苏州门海微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910698278.3/1.html,转载请声明来源钻瓜专利网。