[发明专利]显示装置有效

申请号：	201910699668.2	申请日：	2019-07-31
公开（公告）号：	CN110415635B	公开（公告）日：	2022-09-20
发明（设计）人：	林峻锋;杨创丞;李明贤;林逸承;邱韦嘉	申请（专利权）人：	友达光电股份有限公司
主分类号：	G09G3/20	分类号：	G09G3/20
代理公司：	北京市立康律师事务所 11805	代理人：	梁挥;孟超
地址：	中国台湾新竹科***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	显示装置
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

显示装置包括像素阵列、多条栅极线以及多条解负载线。像素阵列包括多个显示列，各显示列包括多个像素电路，各像素电路包括串联耦接在数据线与显示像素间的第一晶体管以及第二晶体管。各像素电路的第一晶体管的控制端耦接至栅极线的其中之一，并接收栅极驱动信号。各像素电路的第二晶体管的控制端耦接至解负载线的其中之一，用以接收解负载信号。其中，各像素电路接收的解负载信号的被致能时期涵盖各像素电路接收的栅极驱动信号的被致能时期。

技术领域

本发明是有关于一种显示装置，且特别是有关于一种高解析度的显示装置。

背景技术

在超高解析度(Ultra High Definition,UHD)的显示装置中，基于显示解析度的提升或更新率的提高，会造成像素充电时间不足的现象。请参照图1A以及图1B，其中图1A为习知技术的超高解析度的显示装置的波形图，图1B则为习知技术的超高解析度的显示装置的示意图。在半边源极驱动(Half Source driving,HSD)的架构下，显示装置100的各个像素电路110具有晶体管T1以及T2。晶体管T1以及T2共同受控于栅极线G1_O上的栅极驱动信号SG1_O，并将源极线S1上的显示数据传送至对应的像素中。基于晶体管T1以及T2的栅极上的寄生电容的效应，栅极驱动信号SG1_O以及SG1_E的被致能时间(如图1A所示，栅极驱动信号SG1_O以及SG1_E为高电压的时间区间)一定程度的被削减。如此一来，在超高解析度的显示要求下，可能造成像素充电时间的不足，而影响到显示的品质。

发明内容

本发明提供一种显示装置，在高解析度的显示条件下，有效降低薄膜晶体管栅极上寄生电容所造成的负载影响。

本发明的显示装置包括像素阵列、多条栅极线以及多条解负载线。像素阵列包括多个显示列，各显示列包括多个像素电路，各像素电路包括串联耦接在数据线与显示像素间的第一晶体管以及第二晶体管。各像素电路的第一晶体管的控制端耦接至栅极线的其中之一，并接收栅极驱动信号。各像素电路的第二晶体管的控制端耦接至解负载线的其中之一，用以接收解负载信号。其中，各像素电路接收的解负载信号的被致能时期涵盖各像素电路接收的栅极驱动信号的被致能时期。

基于上述，本发明通过解负载信号以在各像素电路执行充电操作前，先行导通各像素电路中的第二晶体管。如此一来，当各像素电路进行充电操作时，栅极驱动信号所要驱动的栅极驱动线上的寄生电容效应可以被减小，并使各像素电路的充电操作可以有效完成。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A为习知技术的超高解析度的显示装置的波形图。

图1B为习知技术的超高解析度的显示装置的示意图。

图2为本发明一实施例的显示装置的示意图。

图3为本发明实施例的显示装置的动作波形示意图。

图4为的本发明实施例的第N级解负载信号产生电路的电路示意图。

图5为本发明实施例的解负载信号产生电路的波形图。

图6为的本发明实施例的移位寄存电路的电路示意图。

图7为本发明实施例的移位寄存电路的波形图。

图8为本发明实施例的移位寄存器的示意图。