[发明专利]一种LAYOUT设计DDR布线的快捷的方法

说明书

本发明公开一种LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：S1:在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2:在布局方向一致的PCB中,通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3:把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上；本发明在提高布线效率的同时，能保证电路板的DDR信号完整的运行流畅性。

技术领域

本发明涉及一种LAYOUT设计DDR布线的快捷的方法，属于LAYOUT设计技术领域。

背景技术

在现代高速数字电路的设计过程中，layout工程师总是不可避免的会与DDR打交道。DDR也称为DDR SDRAM(双倍速度同步动态随机存储器)已经成为今天存储器技术的选择。DDR的工作频率很高，因此，DDR的LAYOUT也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。目前DDR2的速度已经高达800Mbps，甚至更高，比如1066Mbps,DDR3的速度已经高达1600Mbps。从这些数据以及PCB的设计角度来看，要严格的进行布线设计，严格按照所要求的规则，以满足信号的完整性，这里需要考虑很多的因素，所有的信号也会相互干扰。

LAYOUT工程师设计在共性较大的时候如果按照重新去自己设计走线的方式下可能会导致模拟仿真工作的重复无期，SI.PI.EMC.不稳定信号干扰，大大的降低了工程师的工作效率。以及对于DDR这个高要求的部分，读和写的质量较差。

即：现需要一种DDR布线的快捷的方法，在提高布线效率的同时，能保证电路板的DDR信号完整的运行流畅性。

发明内容

本发明要解决的技术问题是提供一种LAYOUT设计DDR布线的快捷的方法，在提高布线效率的同时，能保证电路板的DDR信号完整的运行流畅性，可以克服现有技术的不足。

本发明的技术方案是：一种LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：

S1: 在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2: 在布局方向一致的PCB中, 通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3: 把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上。

前述的PCB画图软件为PADS软件。

现有技术比较，本发明LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：

S1: 在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2: 在布局方向一致的PCB中, 通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3: 把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上，所述的PCB画图软件为PADS软件，这样的方法，与现有技术相比，在同样布局的 PCB中进行复用，降低了工程师重新走线造成的DDR稳定性和读写顺畅性；有效的减少PCB不必要的打板次数，和试产成本；复用较为稳定的DDR设计部分，可减少在模拟仿真上的仿真效率；节约工程师的时间，反复去设计的不必要性，和控制工程师设计的失误性。

附图说明

图1是本发明的连接结构示意图。