[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括节点控制子电路、输出子电路和选通子电路，其中，

所述节点控制子电路，分别与信号输入端、复位端和上拉节点连接，用于在信号输入端和复位端的控制下，控制所述上拉节点的电位；

所述输出子电路，分别与上拉节点、时钟信号端、第一信号输出端和第二信号输出端连接，用于在上拉节点的控制下，控制所述第一信号输出端和第二信号输出端输出栅极驱动信号；

所述选通子电路，与节点控制子电路、输出子电路和上拉节点连接，用于在触发信号的控制下进行分时降噪；所述选通子电路至少包括第一选通模块、第二选通模块和第三选通模块，

在初始化阶段到输出阶段期间，所述第一选通模块、第二选通模块和第三选通模块处于关闭状态，所述选通子电路隔断降噪通路；从复位阶段开始，所述第一选通模块在触发信号的驱动下导通，对所述上拉节点放电，将所述上拉节点的电位拉低至低电平输入端的低电平，所述第二选通模块在触发信号的驱动下导通，对所述第一信号输出端放电，将所述第一信号输出端的电位拉低至低电平输入端的低电平，所述第三选通模块在触发信号的驱动下导通，对所述第二信号输出端放电，将所述第二信号输出端的电位拉低至低电平输入端的低电平。

2.根据权利要求1所述的移位寄存器，其特征在于，所述节点控制子电路包括上拉节点控制子电路和下拉节点控制子电路，其中，

所述上拉节点控制子电路，分别与所述信号输入端、复位端和上拉节点连接，用于当所述信号输入端的输入信号为高电平时，控制上拉节点的电位为高电平；当所述复位端的输入信号为高电平时，控制上拉节点的电位为低电平；

所述下拉节点控制子电路，分别与第一控制端、第二控制端、第一下拉节点和第二下拉节点连接，用于当第一控制端的输入信号为高电平时，控制第一下拉节点的电位为高电平；当第二控制端的输入信号为高电平时，控制第二下拉节点的电位为高电平。

3.根据权利要求2所述的移位寄存器，其特征在于，所述上拉节点控制子电路包括第一晶体管和第二晶体管，其中，

第一晶体管，栅极和第一极与信号输入端连接，第二极与上拉节点连接；

第二晶体管，栅极与复位端连接，第一极与上拉节点连接，第二极与低电平输入端连接。

4.根据权利要求2所述的移位寄存器，其特征在于，所述下拉节点控制子电路包括第四晶体管、第五晶体管、第八晶体管和第九晶体管，其中，

第四晶体管，栅极和第一极与第一控制端连接，第二极与第五晶体管的栅极连接；

第五晶体管，栅极与第四晶体管的第二极连接，第一极与第一控制端连接，第二极与第一下拉节点连接；

第八晶体管，栅极和第一极与第二控制端连接，第二极与第九晶体管的栅极连接；

第九晶体管，栅极与第八晶体管的第二极连接，第一极与第二控制端连接，第二极与第二下拉节点连接。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括第一电容、第三晶体管和第六晶体管，其中，

第三晶体管，栅极与上拉节点连接，第一极与时钟输入端连接，第二极与第一信号输出端连接；

第六晶体管，栅极与上拉节点连接，第一极与时钟输入端连接，第二极与第二信号输出端连接；

第一电容，第一端与上拉节点连接，第二端与第一信号输出端连接。