[发明专利]一种基于IBIS模型模拟系统级封装剂量率效应的方法

权利要求书

1.一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，包括以下步骤：

步骤1、获得系统级封装内部所有子芯片的IBIS模型；

步骤2、对系统级封装内部所有子芯片进行实验测量，在不同软件中结合步骤1得到的IBIS模型和系统级封装版图获得系统级封装内部所有子芯片的敏感管脚拓扑结构以及敏感管脚的瞬态电流/电压脉冲；

步骤3、用不同软件检验步骤2建立的子芯片敏感管脚拓扑结构是否正确，若检验结果为正确，则进行步骤4，否则调整步骤2建立的敏感管脚拓扑结构，直至检验结果为正确；

步骤4、向通过检验的敏感管脚拓扑结构添加瞬态脉冲进行仿真，得到脉冲信号在敏感管脚拓扑结构中的传递过程和进入下级子芯片的响应信号；

步骤5、分析敏感管脚拓扑结构中与敏感管脚相关联的下级子芯片对瞬态脉冲的响应：结合下级子芯片的功能与输入至下级子芯片的瞬态脉冲信号，获得步骤4中进入下级子芯片的响应信号对下级子芯片的响应；

步骤6、对所有敏感管脚拓扑结构的瞬态脉冲响应进行统计；

步骤7、追踪步骤6中所有下级子芯片的异常输出管脚，对于步骤6中下级子芯片仿真出现异常的管脚，视所有异常管脚为敏感管脚，建立异常管脚的敏感管脚拓扑结构，重复步骤3至步骤6，直到经过不同子芯片传播的瞬态脉冲对下级子芯片的输出没有影响为止；获得瞬态脉冲在系统级封装内部各子芯片之间的传播规律；

步骤2包括以下步骤：

步骤2.1、确定系统级封装内部子芯片的敏感管脚，对系统级封装中的内部子芯片分别进行瞬时剂量率实验，然后对子芯片信号异常的管脚的电流/电压信号做记录，获得系统级封装内部子芯片的所有敏感管脚及敏感管脚的瞬态电流/电压脉冲；

步骤2.2、将步骤1获得的IBIS模型赋予步骤2.1获得的敏感管脚以及与敏感管脚通过版图中走线相关联的下级子芯片管脚，再通过系统级封装版图得到与敏感管脚相连的走线的S参数模型，在不同软件平台中对每个子芯片的每个敏感管脚都建立一个由芯片管脚IBIS模型和走线S参数模型组成的敏感管脚拓扑结构。

2.根据权利要求1所述的一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，步骤1中，IBIS模型从以下渠道获得：

1)从制造商处获得；

2)根据内部芯片的SPICE电路仿真获得；

3)通过实验测量获得。

3.根据权利要求1所述的一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，步骤3的具体过程为：在给定相同输入的情况下比较步骤2建立的敏感管脚拓扑结构在两个不同仿真软件的输出结果，如果结果一致则认为步骤2建立的敏感管脚拓扑结构正确，否则认为步骤2建立的敏感管脚拓扑结构正确。

4.根据权利要求1所述的一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，步骤4中，所述瞬态电流/电压脉冲为步骤2中对系统级封装内部子芯片进行瞬时剂量率实验测量的敏感管脚的瞬态电流/电压脉冲；仿真采用系统级封装内部子芯片实验得到的电流/电压脉冲信号作为输入，获得脉冲信号在敏感管脚拓扑结构中的传递过程和进入下级子芯片的响应信号。

5.根据权利要求1所述的一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，步骤5的具体过程如下：瞬态脉冲从敏感管脚输入，经敏感管脚拓扑结构注入下级子芯片中与敏感管脚相关联的管脚；对于数字电路，注入的瞬态脉冲在数据传输的规则下被转化为数字信号，数字信号被代入输出管脚所在下级子芯片内既定的标准测试程序，测试程序运行结果被输出到不同的输出管脚；收集下级子芯片的输出管脚信号，得到瞬态脉冲对下级子芯片输出管脚造成的影响，记录下级子芯片的异常输出管脚以及异常的电流/电压信号。

6.根据权利要求5所述的一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，步骤5中，对于与敏感管脚关联的，且不能进行仿真的子芯片，搭建下级子芯片的测试电路，用信号发生器产生测试脉冲信号，注入与敏感管脚关联的下级子芯片的管脚，分析与敏感管脚关联的下级子芯片的功能是否异常，并对所有输出管脚进行测量，记录各个输出管脚的异常输出管脚及异常的电流/电压信号。

7.根据权利要求1所述的一种基于IBIS模型模拟系统级封装剂量率效应的方法，其特征在于，步骤6的具体过程为：对步骤2建立的所有敏感管脚拓扑结构都进行步骤3至步骤5的操作，对每个敏感管脚拓扑结构都需要统计传递至下级子芯片管脚的瞬态脉冲对下级子芯片的影响，分析芯片的功能是否异常，并对异常输出管脚进行统计。