[发明专利]一种沟槽肖特基整流器

说明书

本发明公开了一种沟槽肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型漂移层、沟槽栅介质区、沟槽栅填充区、肖特基势垒接触区和上电极区。本发明可以获得反向恢复时间短，开关损耗小的性能。

技术领域

本发明涉及半导体器件领域，具体是一种沟槽肖特基整流器。

背景技术

肖特基势垒二极管(SBD)是中低压领域的常用功率整流器，但由于镜像电荷导致的势垒降低效应，SBD的漏电水平随着反向电压接近击穿电压而显著增大。沟槽肖特基势垒二极管，也称为沟槽MOS 势垒肖特基(TMBS)整流器，由于引入沟槽MOS结构的电场夹断效应使反向漏电水平得到显著降低，同时外延漂移层电场得到增强，从而使正向导通压降也得到显著降低。但是现有TMBS结构中，由于沟槽MOS结构的存在，使势垒电容显著增大，从而现有TMBS的反向恢复时间较长，开关损耗较大。

发明内容

本发明的目的是解决现有技术中存在的问题。

为实现本发明目的而采用的技术方案是这样的，一种沟槽肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型漂移层、沟槽栅介质区、沟槽栅填充区、肖特基势垒接触区和上电极区。

所述重掺杂第一导电类型衬底层覆盖于下电极层之上。

所述第一导电类型漂移层覆盖于重掺杂第一导电类型衬底层之上。

所述重掺杂第一导电类型衬底层和第一导电类型漂移层采用半导体材料，主要包括硅和碳化硅。

所述沟槽栅介质区为U型槽。

所述沟槽栅介质区覆盖在第一导电类型漂移层之上的部分表面。

所述沟槽栅介质区的材料为二氧化硅材料、氮氧化硅或氧化铪。

所述沟槽栅填充区填充在沟槽栅介质区内。

所述沟槽栅填充区的材料为多晶硅。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。

所述肖特基势垒接触区覆盖在第一导电类型漂移层之上的部分表面。

所述肖特基势垒接触区和沟槽栅介质区间隔分布。

所述肖特基势垒接触区的材料为肖特基势垒金属或高级硅化物。所述高级硅化物包括钛硅合金、铂硅合金和镍铂硅合金。

所述上电极区覆盖肖特基势垒接触区之上。

进一步，所述上电极区和沟槽栅填充区不接触。

所述上电极区由多个不连续区域构成。所述不连续区域之间由介质区隔离，即介质区和上电极区间隔排布。

优选的，所述介质区完全覆盖在沟槽栅填充区和沟槽栅介质区之上。

优选的，所述上电极区还覆盖沟槽栅介质区的部分表面。

所述介质区完全覆盖在沟槽栅填充区之上。所述介质区部分覆盖在沟槽栅介质区之上。

本发明的技术效果是毋庸置疑的。针对器件反向恢复时间较长，开关损耗较大等问题，本发明通过器件新型结构设计和制造工艺的优化，达到在不增加制造工艺步骤和制造成本的基础上获得反向恢复时间短，开关损耗小的性能。与现有沟槽肖特基二极管(也称TMBS) 整流器相比，本发明通过器件新型结构设计，达到在不增加制造工艺步骤和制造成本的基础上获得反向恢复时间短，开关损耗小的性能。

附图说明

图1为本发明提供的沟槽肖特基整流器的实施例4结构示意图；

图2为本发明提供的沟槽肖特基整流器的实施例5结构示意图；