[发明专利]一种具有高开关速度的平面栅器件结构及其制造方法

说明书

本发明公开了一种具有高开关速度的平面栅器件结构及其制造方法，该平面栅器件结构，包括半导体衬底或外延层，所述半导体衬底或外延层上间隔设置有一组平面栅，所述平面栅包括设置在中间位置的第一栅电极绝缘层，从第一栅电极绝缘层向两侧延伸的第二栅电极绝缘层及设置在第一栅电极绝缘层和第二栅电极绝缘层上的栅电极，所述第一栅电极绝缘层的厚度大于第二栅电极绝缘层的厚度。该结构的平面栅加工方法简单且易于实现，具有该平面栅结构的器件具有更低的栅漏电容，更快的开关速度和更低的开关功耗，可广泛应用于MOSFET、IGBT和MCT等功率半导体器件领域。

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种具有高开关速度的平面栅器件结构及其制造方法。

背景技术

平面栅结构常应用于高耐压功率半导体器件中，尤其是应用于具有MOS结构的功率半导体器件如MOSFET、IGBT以及MCT等器件中。与传统双极结构的器件相比，具有MOS结构的器件以其高开关速度见长，主要应用于高速开关的电路中。器件寄生电容的大与小，直接影响到器件开关速度的慢与快，也影响到器件开关功耗的高与低。在通常的平面栅结构功率半导体器件中，栅电极下只有一层栅电极绝缘层，即对应本发明中的第二栅电极绝缘层。为减小平面栅结构器件的寄生电容，通常是将栅电极下的这层绝缘层的厚度适当加厚，但这相应地会影响到器件的开启电压等参数，其可调范围有限。

发明内容

本发明的目的之一是提供一种具有高开关速度的平面栅器件结构，解决现有器件进一步降低寄生电容，提高开关速度，降低开关功耗的问题。本发明所述平面栅的中间栅部分下的比第二栅电极绝缘层厚的第一栅电极绝缘层的存在，可进一步降低平面栅功率半导体器件的寄生栅漏电容，从而进一步提升开关速度，降低开关功耗。

本发明的另一目的是提供一种具有高开关速度的平面栅器件结构的制造方法，在实现本发明所述的器件结构的同时，可与现有工艺相兼容。

本发明解决其技术问题所采用的技术方案是：

一种具有高开关速度的平面栅器件结构，包括半导体衬底或外延层，所述半导体衬底或外延层上间隔设置有一组平面栅，所述平面栅包括设置在中间位置的第一栅电极绝缘层，从第一栅电极绝缘层向两侧延伸的第二栅电极绝缘层及设置在第一栅电极绝缘层和第二栅电极绝缘层上的栅电极，所述第一栅电极绝缘层的厚度大于第二栅电极绝缘层的厚度；

所述第二栅电极绝缘层的底部连接设置有相互独立的第一掺杂区域和第二掺杂区域，第二掺杂区域位于第一掺杂区域的上方；第一掺杂区域内掺杂形成与半导体衬底或外延层具有相反导电类型的第二类掺杂半导体，第二掺杂区域内掺杂形成与半导体衬底或外延层具有相同导电类型的第一类掺杂半导体，所述第二掺杂区域的下方向下和向远离平面栅的方向延伸设置有第三掺杂区域，第三掺杂区域内掺杂形成与半导体衬底或外延层具有相反导电类型且比第一掺杂区域内杂质浓度高、比第二掺杂区域内杂质浓度低的第二类掺杂半导体；

相邻两平面栅间的第一掺杂区域相互连通，相邻两平面栅间的第三掺杂区域相互连通。

优选的，所述第一栅电极绝缘层从半导体衬底或外延层的表面向上延伸。

作为第一栅电极绝缘层的另一种设置方式，所述第一栅电极绝缘层从半导体衬底或外延层的表面向下延伸沉入半导体衬底或外延层内。

为保证器件在导通时电流通道不受影响导通电阻不增大，所述第一栅电极绝缘层与第一掺杂区域之间的距离大于器件导通时第一栅电极绝缘层与第一掺杂区域之间载流子的扩散长度。