[发明专利]一种半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底：

位于所述衬底一侧的掺杂外延层；

位于所述掺杂外延层远离所述衬底一侧的沟道层；其中，所述掺杂外延层的电阻大于所述沟道层的电阻；

位于所述沟道层远离所述掺杂外延层一侧的势垒层；

位于所述势垒层远离所述沟道层一侧的阳极和阴极，所述阳极贯穿所述势垒层、所述沟道层以及部分所述掺杂外延层，所述阳极与所述沟道层形成肖特基接触；

所述阳极包括位于所述掺杂外延层内的阳极底面；

所述阳极底面与所述沟道层靠近所述衬底一侧的表面之间的距离L2满足L2≤200nm。

2.根据权利要求1所述的半导体器件，其特征在于，所述阳极包括位于所述掺杂外延层内的第一拐角、第二拐角以及连接所述第一拐角和所述第二拐角的阳极底面；

所述掺杂外延层包括P型掺杂区，所述P型掺杂区至少包覆所述第一拐角和所述第二拐角。

3.根据权利要求2所述的半导体器件，其特征在于，所述P型掺杂区包覆所述第一拐角、所述第二拐角和所述阳极底面。

4.根据权利要求2或3所述的半导体器件，其特征在于，所述势垒层与所述沟道层形成有二维电子气，沿垂直所述衬底的方向，所述P型掺杂区与所述二维电子气之间的距离L1满足L1≥50nm。

5.根据权利要求2所述的半导体器件，其特征在于，所述阳极沿第一方向延伸；其中，所述第一方向与所述衬底平行且与所述阴极指向所述阳极的方向垂直；

所述P型掺杂区沿所述第一方向延伸；或者，沿所述第一方向，所述P型掺杂区包括多个间隔设置的P型子掺杂区。

6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括阳极金属场板；

所述阳极包括第一阳极分部和第二阳极分部，所述第一阳极分部贯穿所述势垒层、所述沟道层以及部分所述掺杂外延层，所述第一阳极分部与所述沟道层形成肖特基接触；所述第二阳极分部位于所述势垒层远离所述沟道层的一侧表面；

所述阳极金属场板复用所述第二阳极分部。

7.根据权利要求1所述的半导体器件，其特征在于，沿垂直所述衬底的方向，所述掺杂外延层的厚度h1满足10nm≤h1≤50μm。

8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述衬底与所述沟道层之间的缓冲层。

9.一种半导体器件的制备方法，其特征在于，包括：

提供衬底；

在所述衬底一侧制备掺杂外延层；

在所述掺杂外延层远离所述衬底的一侧制备沟道层；其中，所述掺杂外延层的电阻大于所述沟道层的电阻；

在所述沟道层远离所述掺杂外延层的一侧制备势垒层；

在所述势垒层远离所述沟道层的一侧制备阳极和阴极，所述阳极贯穿所述势垒层、所述沟道层以及部分所述掺杂外延层，所述阳极与所述沟道层形成肖特基接触；

所述阳极包括位于所述掺杂外延层内的阳极底面；

所述阳极底面与所述沟道层靠近所述衬底一侧的表面之间的距离L2满足L2≤200nm。

10.根据权利要求9所述的制备方法，其特征在于，所述阳极包括位于所述掺杂外延层内的第一拐角、第二拐角以及连接所述第一拐角和所述第二拐角的阳极底面；

所述在所述衬底一侧制备掺杂外延层的步骤之后，还包括：

在所述掺杂外延层中形成P型掺杂区，所述P型掺杂区至少包覆所述第一拐角和所述第二拐角。