[发明专利]半导体装置

说明书

在一些实施例中，本公开涉及一种半导体装置，所述半导体装置包括布置于衬底内的源极区和漏极区。导电栅极设置于衬底的掺杂区上方。栅极介电层设置于源极区与漏极区之间且使导电栅极与掺杂区分离。栅极介电层的最底部表面位于衬底的最顶部表面下方。第一侧壁间隔物和第二侧壁间隔物分别沿导电栅极的第一侧和第二侧布置。第一侧壁间隔物的内部部分和第二侧壁间隔物的内部部分分别覆盖栅极介电层的第一顶部表面和第二顶部表面。漏极延伸区和源极延伸区分别使漏极区和源极区与栅极介电层分离。

技术领域

本发明的实施例是有关于一种电子装置，特别是有关于一种包含用于中压装置的凹槽栅极的半导体装置。

背景技术

许多电子装置含有众多的金属氧化物半导体场效应晶体管(metaloxidesemiconductor field-effect transistor，MOSFET)。MOSFET包含布置于源极与漏极之间的栅极。根据施加到栅极以接通MOSFET的电压的量值，MOSFET可被分类为高压(highvoltage，HV)、中压(medium voltage，MV)或低压(low voltage，LV)装置。电子装置中的每个MOSFET的结构设计参数取决于所需的电气特性而变化。

发明内容

根据一些实施例，一种半导体装置包括掺杂区及衬底。源极区和漏极区布置于掺杂区的相对侧上的衬底内。导电栅极设置于掺杂区上方。栅极介电层设置在源极区与漏极区之间的掺杂区上且使导电栅极与掺杂区分离。栅极介电层的最底部表面位于衬底的最顶部表面下方。第一侧壁间隔物沿导电栅极的第一侧布置且包含第一内部部分和第一外围部分，所述第一内部部分接触导电栅极的第一侧，所述第一外围部分通过第一内部部分与导电栅极的第一侧间隔开。第一内部部分覆盖栅极介电层的第一顶部表面。漏极延伸区布置在第一侧壁间隔物之下且使漏极区与栅极介电层分离。第二侧壁间隔物沿导电栅极的第二侧布置且包含第二内部部分和第二外围部分，所述第二内部部分接触导电栅极的第二侧，所述第二外围部分通过第二内部部分与导电栅极的第二侧间隔开。第二内部部分覆盖栅极介电层的第二顶部表面。源极延伸区布置在第二侧壁间隔物之下且使源极区与栅极介电层分离。

根据一些实施例，一种半导体装置包含衬底内的掺杂区以及掺杂区内的源极区和漏极区。栅极布置于源极区与漏极区之间且具有最底部表面，所述最底部表面位于衬底的最顶部表面下方。另外，栅极具有最顶部表面，所述最顶部表面位于衬底的最顶部表面上方。栅极介电层布置在栅极下方且使栅极与掺杂区分离。侧壁空间包围栅极的最外表面且覆盖栅极介电层的顶部表面。侧壁间隔物具有大于栅极介电层的最大厚度的最大宽度，以使得源极区和漏极区的内部边缘与栅极介电层的外部边缘间隔开。第一硅化物层和第二硅化物层分别布置在源极区和漏极区上方。另外，第一硅化物层和第二硅化物层与栅极介电层的外部边缘间隔开。

根据一些实施例，一种形成半导体装置的方法。所述方法包含通过将衬底选择性地暴露于第一刻蚀剂来执行第一刻蚀工艺以产生凹槽。凹槽由侧壁和底部表面限定，凹槽的底部表面位于衬底的最顶部表面下方。栅极介电层随后形成于凹槽的侧壁和底部表面上方。将栅极层沉积在衬底上方。栅极层具有中心部分，所述中心部分位于凹槽上方且与栅极介电层接触并包围栅极层的外部部分。通过在栅极层的中心部分上方使用图案化硬掩模来对栅极层执行第二刻蚀工艺以去除栅极层的外部部分。侧壁间隔物沿栅极层的侧壁和在栅极介电层上方形成。侧壁间隔物形成为具有最大宽度，所述最大宽度大于栅极介电层的最大厚度。使用侧壁间隔物作为掩模形成源极区/漏极区，以使得源极区/漏极区的最内边缘与栅极介电层的最外边缘间隔开。随后执行平坦化工艺以去除图案化硬掩模，以使得侧壁间隔物和栅极层的顶部表面基本上为平面的。

附图说明

根据结合附图阅读的以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。

图1示出包括凹陷衬底的顶部表面下方的栅极结构的MOSFET的一些实施例的剖视图。