[发明专利]半导体结构及其制造方法

说明书

提供一种半导体结构及其制造方法。一种半导体结构包括第一半导体衬底、第一内连结构、第一导电垫、第一介电层及第一导电连接件。第一半导体衬底包括位于第一半导体衬底中的多个第一半导体装置。第一内连结构设置在第一半导体衬底之上且电耦合到第一半导体装置。第一导电垫设置在第一内连结构之上且电耦合到第一内连结构。第一介电层覆盖第一导电垫及第一内连结构且第一介电层包括延伸穿过第一导电垫的一部分。第一导电连接件设置在第一内连结构上且电耦合到第一内连结构且第一导电连接件延伸穿过第一介电层的所述部分。

技术领域

本发明的实施例是涉及一种半导体结构及其制造方法，特别是涉及一种适于应用在三维集成电路的半导体结构及其制造方法。

背景技术

近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历了快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimum feature size)的连续减小，此使得更多组件能够集成到给定面积中。举例来说，集成组件占用的面积接近于半导体晶片的表面，然而，在二维(two-dimensional，2D)集成电路形成中可实现的密度存在实体限制。举例来说，这些限制中的一个限制来自于随着半导体装置的数目增加，半导体装置之间的内连的数目及长度明显增大。由于现存的集成电路设计规则要求在半导体结构中布置导电配线的节距减小，因此正不断努力开发形成半导体结构的新机制。

发明内容

根据本公开的一些实施例，一种半导体结构包括第一半导体衬底、第一内连结构、第一导电垫、第一介电层及第一导电连接件。所述第一半导体衬底包括位于所述第一半导体衬底中的多个第一半导体装置。所述第一内连结构设置在所述第一半导体衬底之上且电耦合到所述第一半导体装置。所述第一导电垫设置在所述第一内连结构之上且电耦合到所述第一内连结构。所述第一介电层覆盖所述第一导电垫及所述第一内连结构，并且所述第一介电层包括延伸穿过所述第一导电垫的一部分。所述第一导电连接件设置在所述第一内连结构上且电耦合到所述第一内连结构，并且所述第一导电连接件延伸穿过所述第一介电层的所述部分。

根据本公开的一些实施例，一种半导体结构包括第一半导体管芯及第二半导体管芯，所述第二半导体管芯堆叠在所述第一半导体管芯上且接合到所述第一半导体管芯。所述第一半导体管芯包括：第一内连层；第一导电垫，设置在所述第一内连层上且电耦合到所述第一内连层；第一介电层，设置在所述第一内连层之上且覆盖所述第一导电垫；第一导电连接件，嵌在所述第一介电层中且朝所述第一导电垫延伸以电耦合到所述第一内连层；以及第一虚拟连接件，设置在所述第一导电连接件旁边且嵌在所述第一介电层中。所述第二半导体管芯包括第二介电层、第二导电连接件及第二虚拟连接件。所述第二介电层接合到所述第一半导体管芯的所述第一介电层。所述第二导电连接件及所述第二虚拟连接件嵌在所述第二介电层中且分别接合到所述第一半导体管芯的所述第一导电连接件及所述第一半导体管芯的所述第一虚拟连接件。

根据本公开的一些实施例，一种半导体结构的制造方法包括至少以下步骤。在半导体衬底之上的内连结构上形成具有贯穿孔的图案化导电垫。将所述内连结构之上的介电材料图案化以形成具有第一开口的图案化介电层。所述第一开口穿过所述介电材料的形成在所述图案化导电垫的所述贯穿孔内部的一部分从而以可触及的方式暴露出所述内连结构。在所述图案化介电层的所述第一开口内部形成导电材料且所述导电材料接触所述内连结构以形成导电连接件。所述导电连接件通过所述图案化介电层而在横向上与所述图案化导电垫隔离。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A到图1F是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。

图2A及图2B是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。