[发明专利]GaN基异质结场效应晶体管及制造方法

说明书

本发明适用于半导体器件技术领域，尤其涉及一种GaN基异质结场效应晶体管及制造方法。所述晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层及分列于所述势垒层上的源极、栅极和漏极；其中，所述势垒层的形成材料包括：B(Al,Ga,In)N；所述势垒层的禁带宽度大于所述沟道层的禁带宽度，且所述势垒层的禁带宽度小于所述插入层的禁带宽度。其中B(Al,Ga,In)N材质的势垒层形成的异质结界面带隙差非常大，势垒层拥有超大极化场强，只需较薄的厚度即可得到很高的二维电子气浓度，从而有效抑制器件尺寸等比例缩小带来的短沟道效应，满足器件的需求。

技术领域

本发明属于半导体器件技术领域，尤其涉及一种GaN基异质结场效应晶体管及制造方法。

背景技术

GaN基高频大功率器件具有更大的带宽、更高的工作电压、更大的输出功率和效率，在军用和民用领域具有广阔的应用前景。随着材料外延质量和器件工艺水平的大幅提升，GaN基异质结场效应晶体管(HFETs)已广泛应用于微波功率放大器(PA)，涵盖L(1-2GHz)至W(75-110GHz)波段，且已实现商业化。

然而，随着器件小型化的需求，当GaN势垒层降至12nm以下时，沟道难以实现高的二维电子气(2DEG)密度，无法满足器件需要，愈发严重的短沟道效应限制了GaN HFETs器件在W波段以上频段的高频器件和超高速电路中的应用。

发明内容

有鉴于此，本发明实施例提供了一种GaN基异质结场效应晶体管及制造方法，以解决现有技术中GaN基异质结场效应晶体管势垒层厚度降低，电子气密度低，无法满足器件需求的问题。

本发明实施例的第一方面提供了一种GaN基异质结场效应晶体管，自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层及分列于所述势垒层上的源极、栅极和漏极。其中，所述势垒层的形成材料包括：B(Al,Ga,In)N。所述势垒层的禁带宽度大于所述沟道层的禁带宽度，且所述势垒层的禁带宽度小于所述插入层的禁带宽度。

本发明实施例的第二方面提供了一种GaN基异质结场效应晶体管制造方法，包括：

在衬底上生长成核层；

在所述成核层上生长缓冲层；

在所述缓冲层上生长沟道层；

在所述沟道层上生长插入层；

在所述插入层上生长势垒层，所述势垒层的形成材料为B(Al,Ga,In)N；所述势垒层的禁带宽度大于所述沟道层的禁带宽度，且所述势垒层的禁带宽度小于所述插入层的禁带宽度；及

在所述势垒层上分别形成源极、栅极和漏极。

本发明实施例提供了一种GaN基异质结场效应晶体管，自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层及分列于所述势垒层上的源极、栅极和漏极。其中，所述势垒层的形成材料包括：B(Al,Ga,In)N，该材料势垒层形成的异质结界面带隙差非常大，势垒层拥有超大极化场强，只需较薄的势垒层即可得到很高的二维电子气浓度，从而有效抑制器件尺寸等比例缩小带来的短沟道效应，满足器件的需求。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的GaN基异质结场效应晶体管的结构示意图；

图2是本发明实施例提供的GaN基异质结场效应晶体管的制造方法实现流程示意图。

具体实施方式