[发明专利]低压差线性稳压电路

权利要求书

1.一种低压差线性稳压电路，其特征在于，包括：误差放大器、缓冲电路、PMOS调整晶体管、补偿电路、分压反馈电路、第一PSRR提升电路以及第二PSRR提升电路，其中：

所述误差放大器，第一输入端与所述分压反馈电路的输出端耦接，第二输入端输入基准电压，输出端与所述缓冲电路的输入端耦接；

所述缓冲电路，输出端与所述PMOS调整晶体管的栅极耦接；

所述PMOS调整晶体管，源极连接电源，漏极为所述低压差线性稳压电路的输出端，且与所述分压反馈电路的输入端耦接；

所述补偿电路，第一端连接电源，第二端与所述误差放大器的输出端耦接；

所述第一PSRR提升电路，与所述误差放大器中的一个折叠晶体管并联耦接；

所述第二PSRR提升电路，第一端与所述缓冲电路耦接，第二端接地。

2.如权利要求1所述的低压差线性稳压电路，其特征在于，所述误差放大器包括：尾电流源、输入差分对电路、NMOS电流镜电路、共源共栅NMOS管、折叠管以及PMOS共源共栅电流镜，其中：

所述尾电流源包括第一PMOS管以及第二PMOS管；

所述输入差分对电路包括第三PMOS管、第四PMOS管、第五PMOS管以及第六PMOS管；

所述NMOS电流镜电路包括第七NMOS管、第八NMOS管、第九NMOS管以及第十NMOS管；

所述共源共栅NMOS管包括第十二NMOS管以及第十三NMOS管；

所述折叠管包括第十一NMOS管以及第十四NMOS管；

所述PMOS共源共栅电流镜包括第十五PMOS管、第十六PMOS管、第十七PMOS管以及第十八PMOS管。

3.如权利要求2所述的低压差线性稳压电路，其特征在于，

所述第一PMOS管，栅极连接第一偏置电压，源极连接电源电压，漏极与所述第二PMOS管的源极耦接；

所述第二PMOS管，栅极连接第二偏置电压，漏极与所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极以及所述第六PMOS管的源极耦接；

所述第三PMOS管，栅极输入所述分压反馈电路输出的分压电压，漏极与所述第七NMOS管的漏极、所述第十一NMOS管的源极耦接；

所述第四PMOS管，栅极输入所述分压反馈电路输出的分压电压，漏极与所述第十三NMOS管的漏极耦接；

所述第五PMOS管，栅极连接带隙基准电压，漏极与所述第十二NMOS管的漏极耦接；

所述第六PMOS管，栅极连接所述带隙基准电压，漏极与所述第十NMOS管的漏极、第十四NMOS管的源极耦接；

所述第七NMOS管，栅极与所述第八NMOS管的栅极、所述第五PMOS管的漏极以及所述第十二NMOS管的漏极耦接，源极接地，漏极与所述第十一NMOS管的源极耦接；

所述第八NMOS管，栅极与所述第五PMOS管的漏极以及所述第十二NMOS管的漏极耦接，源极接地，漏极与所述第十二NMOS管的源极耦接；

所述第九NMOS管，栅极与所述第十NMOS管的栅极、所述第四PMOS管的漏极以及所述第十三NMOS管的漏极耦接，源极接地，漏极与所述第十三NMOS管的源极耦接；

所述第十NMOS管，栅极与所述第四PMOS管的漏极、所述第九NMOS管的栅极以及所述第十三NMOS管的漏极耦接，源极接地，漏极与所述第十四NMOS管的源极耦接；

所述第十一NMOS管，栅极连接第四偏置电压，漏极与所述第十七PMOS管的漏极耦接；

所述第十二NMOS管的栅极以及所述第十三NMOS管的栅极均连接所述第四偏置电压；

所述第十四NMOS管，栅极连接所述第四偏置电压，漏极与所述第十八PMOS管的漏极耦接；所述第十四NMOS管的漏极为所述误差放大器的输出端；

所述第十五PMOS管，栅极与所述第十六PMOS管的栅极、所述第十七PMOS管的漏极耦接，源极连接电源电压，漏极与所述第十七PMOS管的源极耦接；所述第十六PMOS管，源极连接电源电压，漏极与所述第十八PMOS管的源极耦接；

所述第十七PMOS管，栅极与所述第十八PMOS管的栅极耦接；所述第十七PMOS管的栅极电压与所述第十八PMOS管的栅极电压均为第三偏置电压。