[发明专利]具有本地分别同步的内存模块

说明书

一种在具有内存控制器的内存系统中运行的内存模块。该内存模块包括用于接收从内存控制器来的命令信号和输出模块C/A信号和数据缓存控制信号。向组织成组的内存设备提供模块C/A信号，每组包括至少一个内存设备，然而向多个缓存电路提供数据缓存控制信号以控制缓存电路中的数据，每个缓存电路对应一个相应组的内存设备。多个缓存电路分布于该内存模块的一个表面，从而每个数据缓存控制信号在不同时间点达到多个缓存电路。该多个缓存电路包括时钟重新生成电路来重新生成模块控制设备收到的时钟信号和提供重新生成的时钟信号给相应组的内存设备。

本发明申请是国际申请日期为2014年7月28日、国际申请号为“PCT/US2014/048517”、国家申请号为“201480053599.3”、发明名称为“具有本地分别同步的内存模块”的发明专利申请的分案申请。其要求于2013年7月27日递交的美国临时专利申请号为61/859,215的优先权。本申请通过引用关系包含了该美国临时专利申请的全部内容。

技术领域

本发明涉及内存模块技术领域，特别涉及具有分布式数据缓存的内存模块。

背景技术

随着近来信息技术的发展和广泛使用网络来存储和处理信息，在通过基于微电子的计算和通信方式的合并来对语音、图像、文字和数值方面的合并、处理、存储和分发上存在日益增多的需求。在典型的计算机或服务器系统中，内存模块用于存储数据或信息。内存模块通常包括了多个内存设备，例如动态随机存取存储器(dynamic random accessmemory devices，DRAM)或同步动态随机存储器(synchronous dynamic random accessmemory devices，SDRAM)，这些内存设备为单个或成组封装，和/或设置于印刷电路板(printed circuit board，PRB)上。处理器或内存控制器可通过内存总线访问内存模块。对于单内置内存模块(single-in-line memory module，SIMM)，该内存总线可以为32位宽的数据路径，对于双内置内存模块(dual-in-line memory module，DIMM)，该内存总线可以为64位宽的数据路径。

内存模块的内存设备通常按照排来放置，每一排通常是一个比特位宽。例如，一个64位宽的内存模块描述为具备一个“x64”或“具有64”的组织。类似的，具有72比特位宽排的内存模块可描述为具有“x72”或“具有72”的组织。

内存模块的内存容量或内存密度随着内存模块的内存设备数量的增加而增加。内存模块中内存设备的数量增加可通过增加每排内存设备的数量或通过增加排的数量。

在一些传统内存模块中，在使用中排可通过从处理器或内存控制器来的控制信号进行选择或激活。这种控制信号的例子包括但不限于排选择信号，也叫做芯片选择信号。大部分计算机和服务器系统支持单个内存模块上有限数量的排，这种方式会限制可在计算机和服务器系统上使用的内存模块的内存密度。

为了使得内存模块中的内存设备能被正确使用，对内存模块中的控制信号分派和控制时钟信号存在严格的约束。在一些传统内存模块中，控制线按照到每个内存组件相同信号长度的方式来设置，从而来消除在内存模块中的不同内存设备上控制信号和控制时钟信号的时间偏差。到每个内存设备的控制线长度平衡会降低系统性能，限制内存设备的数量和将内存设备的连接复杂化。

在一些传统内存系统中，内存控制器包括用于写和/或读的平衡装置(levelingmechanisms)，以抵消不平衡的控制线长度和内存模块上的内存设备的载荷。但是，随着内存运算速度和内存密度的持续提高，这种平衡装置在确保内存模块接收和/或发送的控制和/或数据信号的时间正确性方面也是不足够的。

发明内容