[发明专利]大马士革结构及其制备方法

说明书

本发明提供一种大马士革结构及其制备方法，大马士革结构包括：半导体衬底及位于半导体衬底上的介电层，半导体衬底包括金属导电层；通孔及沟槽，通孔及沟槽位于介电层中，且通孔显露金属导电层，通孔与沟槽相连通，通孔的宽度小于沟槽的宽度；石墨烯层，石墨烯层覆盖通孔及沟槽的底部及侧壁；金属层，金属层覆盖石墨烯层，且金属层填满通孔及沟槽。本发明通过制备包括石墨烯层的大马士革结构，以有效降低金属层的电迁移，可制备满足高节点的制程需要的大马士革结构。

技术领域

本发明属于半导体集成电路制造工艺技术领域，涉及一种大马士革结构及其制备方法。

背景技术

在半导体产业中，通常使用“技术节点”这一术语描述在芯片制造中使用的关键尺寸(CD)，即芯片上的最小特征尺寸。其中，在0.13μm节点以上的制程中，通常采用铝(Al)作为生产线后端(back end of line，BEOL)金属互连线的材料。而进入到90nm节点及以下的制程时，随着金属互连线的层数和长度的迅速增加以及金属互连线的宽度的减小，Al金属互连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迁移和应力效应加剧，严重影响了电路的可靠性，而金属铜(Cu)由于具有较小的电阻率和电迁移率，因此，Cu成为深亚微米时代的后道金属的首选材料。

传统的集成电路的金属互连线是以刻蚀金属层的方式制作的，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而形成多层金属的叠加。但是由于Cu的干法刻蚀较为困难，刻蚀的残留物难以抽吸，所以需采用镶嵌技术即大马士革工艺制作Cu金属互连线。大马士革工艺是首先在介电层上刻蚀金属导线槽，然后填充金属，再对金属进行机械抛光，重复上述工序，进而进行多层金属的叠加。

随着集成电路工艺的不断发展和进步，高节点成为目前半导体行业研究的热点，如22nm节点、16nm节点、14nm节点等，CD的不断缩小，使得芯片上金属互连线的截面积和线间距持续下降。在进行22nm节点及以下的探索中发现，金属互连线所需的电流密度将超出Cu金属互连线在因电迁移失效前所携带的最大电流密度6·10⁶A/cm²，因而，目前的Cu金属互连线的大马士革结构已不能满足高节点的制程的需要。

综上，开发一种新型的大马士革结构及其制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大马士革结构及其制备方法，用于解决现有技术中Cu金属互连线的大马士革结构不能满足高节点的制程的需要的问题。

为实现上述目的及其他相关目的，本发明提供一种大马士革结构的制备方法，包括以下步骤：

提供半导体衬底，所述半导体衬底包括金属导电层；

于所述半导体衬底上依次形成介电层及硬掩膜；

于所述硬掩膜上形成第一光刻胶，并图形化所述第一光刻胶；

以所述第一光刻胶作为掩膜，刻蚀所述硬掩膜，在所述硬掩膜中形成贯穿所述硬掩膜的第一开口；

去除所述第一光刻胶，形成第二光刻胶，并图形化所述第二光刻胶；

以所述第二光刻胶作为掩膜，刻蚀所述介电层，在所述介电层中形成第二开口，所述第二开口与所述第一开口相连通，且所述第二开口的宽度小于所述第一开口的宽度；

去除所述第二光刻胶，以所述硬掩膜作为掩膜，刻蚀所述介电层，通过所述第一开口形成沟槽，且通过所述第二开口形成显露所述金属导电层的通孔；

去除所述硬掩膜，形成石墨烯层，所述石墨烯层覆盖所述通孔及沟槽的底部及侧壁；

形成金属层，所述金属层覆盖所述石墨烯层，且所述金属层填满所述通孔及沟槽。