[发明专利]一种集成电池保护电路的半导体结构及其制造工艺有效
申请号: | 201910722973.9 | 申请日: | 2019-08-06 |
公开(公告)号: | CN110445099B | 公开(公告)日: | 2020-10-23 |
发明(设计)人: | 谭健;蒋锦茂 | 申请(专利权)人: | 苏州赛芯电子科技有限公司 |
主分类号: | H02H7/18 | 分类号: | H02H7/18;H01L27/07 |
代理公司: | 上海硕力知识产权代理事务所(普通合伙) 31251 | 代理人: | 刘秋香 |
地址: | 215000 江苏省苏州市苏州工*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成 电池 保护 电路 半导体 结构 及其 制造 工艺 | ||
1.一种集成电池保护电路的半导体结构,其特征在于,所述电池保护电路包括集成于同一半导体衬底上的基本保护电路、栅极衬底控制电路和充放电控制MOS管;
所述基本保护电路用于检测电池的充放电情况并向所述栅极衬底控制电路发送控制信号,所述栅极衬底控制电路根据所接收到的控制信号来控制所述充放电控制MOS管的开启和关断,从而对电池充放电进行控制;
所述栅极衬底控制电路包括用于控制所述充放电控制MOS管的衬底电压的第一衬底切换MOS管和第二衬底切换MOS管;
所述第一衬底切换MOS管和所述第二衬底切换MOS管均嵌入所述充放电控制MOS管内;
所述第一衬底切换MOS管、所述第二衬底切换MOS管和所述充放电控制MOS管包括:位于所述半导体衬底内的第一P型掺杂区,以所述第一P型掺杂区为衬底形成的多个MOSFET单元,每个所述MOSFET单元包括一个n型源区、一个n型漏区和一个栅极结构,所述第一P型掺杂区通过第一P型衬底接触区引出;
所述多个MOSFET单元分为三部分并分别形成所述第一衬底切换MOS管、所述第二衬底切换MOS管和所述充放电控制MOS管,所述第一衬底切换MOS管的n型源区、所述第二衬底切换MOS管的n型源区均与所述第一P型衬底接触区相连接,所述第一衬底切换MOS管的n型漏区与所述充放电控制MOS管的n型源区连接,所述第二衬底切换MOS管的n型漏区与所述充放电控制MOS管的n型漏区连接。
2.如权利要求1所述的一种集成电池保护电路的半导体结构,其特征在于:所述第一衬底切换MOS管、所述充放电控制MOS管、所述第二衬底切换MOS管之间的面积比例在1:4:1至1:32:1范围内。
3.如权利要求1所述的一种集成电池保护电路的半导体结构,其特征在于:所述电池保护电路还包括集成于所述半导体衬底上的过温保护电路。
4.如权利要求1所述的一种集成电池保护电路的半导体结构,其特征在于:所述电池保护电路还包括集成于所述半导体衬底上的钳压电路。
5.如权利要求4所述的一种集成电池保护电路的半导体结构,其特征在于:所述钳压电路包括N个单向串联的二极管或者分压电阻与N个单向串联的二极管,其中N≥1;
当存在所述分压电阻时,其一端连接至供电电压VDD,另一端连接至所述N个单向串联的二极管的正端,所述N个单向串联的二极管的负端连接至VSS端;
当只有N个单向串联的二极管时,所述N个单向串联的二极管的正端连接至供电电压VDD,所述N个单向串联的二极管的负端连接至VSS端。
6.如权利要求4所述的一种集成电池保护电路的半导体结构,其特征在于:所述钳压电路包括N个单向串联的齐纳管或者分压电阻与N个单向串联的齐纳管,其中N≥1;
当存在所述分压电阻时,其一端连接至供电电压VDD,所述分压电阻的另一端连接至所述单向串联的齐纳管的负极,所述齐纳管的正极连接至VSS端;
当只有N个单向串联的齐纳管时,所述N个单向串联的齐纳管的正极连接至供电电压VDD,所述N个单向串联的齐纳管的负级连接至VSS端。
7.一种权利要求1所述的集成电池保护电路的半导体结构的制造工艺,其特征在于:包括:
提供一半导体衬底,在所述半导体衬底上形成浅沟槽隔离结构,并定义出位于所述半导体衬底中的控制电路部分、主开关管MO及衬底切换MOS管M1/M2部分和齐纳管部分;
在所述主开关管M0及衬底切换MOS管M1/M2部分形成第一N型深阱,并在所述控制电路部分形成第二N型深阱;
在所述第二N型深阱内形成第二N型掺杂区,在所述齐纳管部分形成第三N型掺杂区;
在所述第一N型深阱内进行第一P型掺杂区,在所述第二N型深阱内形成第二P型掺杂区;
在所述第三N型掺杂区内形成第三N型重掺杂区;
形成MOS管的栅极结构,并在所述半导体衬底上形成多晶硅电阻;
在所述第一P型掺杂区内形成第一N型源区和第一N型漏区,在所述第二P型掺杂区内形成第二N型源区和第二N型漏区,在所述第三N型掺杂区内形成第三N型重掺杂区和第四N型重掺杂区;
在所述第二N型掺杂区内形成第二P型源区和第二P型漏区,在所述第一P型掺杂区内形成第一P型重掺杂接触区,在所述第三N型掺杂区内形成第三P型重掺杂接触区;
进行离子掺杂,调整所述多晶硅电阻的电阻率;
形成用于降低接触电阻的金属硅化物;
形成第一绝缘介质层,在所述第一绝缘介质层中形成接触孔,之后形成第一层互连金属,并同时形成MIM电容的第一金属层;
形成MIM电容的电介质层和第二金属层;
形成第二绝缘介质层,在所述第二绝缘介质层中形成接触孔,之后形成第二层互连金属。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州赛芯电子科技有限公司,未经苏州赛芯电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910722973.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种过温保护电路
- 下一篇:一种IGBT退饱和保护和驱动电源欠压保护电路