[发明专利]SOC芯片及SOC芯片中降低时钟信号噪声的方法在审
| 申请号： | 201910724592.4 | 申请日： | 2019-08-07 |
| 公开（公告）号： | CN110399331A | 公开（公告）日： | 2019-11-01 |
| 发明（设计）人： | 郑礼坤;胡旭;冯曦;冯文楠;胡毅;唐晓柯;杨季;周春良;陈永利 | 申请（专利权）人： | 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网上海市电力公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 北京中誉威圣知识产权代理有限公司 11279 | 代理人： | 席勇;俞佳 |
| 地址： | 100192 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时钟信号 噪声 时钟源 时钟驱动单元 时钟信号接收 时钟信号输入端 单独处理 单独区域 时钟线 布局位置 时钟路径 芯片布局 芯片电源 输出端 减小 传输 传递 | ||
1.一种SOC芯片中降低时钟信号噪声的方法，SOC芯片中内部具有时钟源，其特征在于，所述SOC芯片中降低时钟信号噪声的方法包括：
确定所述时钟源的输出端至时钟信号接收单元的时钟信号输入端之间传输的需要单独处理的时钟信号，并将所述时钟信号的时钟线从时钟路径中分离出来；
确定需要单独处理的所述时钟信号传递到所述时钟信号接收单元的时钟信号输入端经过的时钟驱动单元；
根据需要单独处理的所述时钟信号的所述时钟线相连的所述时钟源和所述时钟信号接收单元在芯片布局中的相对布局位置，划分放置所述时钟驱动单元的单独区域，并将所述时钟驱动单元放置在所述单独区域内；
在所述单独区域内创建单独的供电电源，且所述供电电源与所述时钟驱动单元的电源输入端电性连接。
2.如权利要求1所述的SOC芯片中降低时钟信号噪声的方法，其特征在于，还包括：
采用同层侧边隔离技术对所述时钟线进行屏蔽隔离处理。
3.如权利要求1所述的SOC芯片中降低时钟信号噪声的方法，其特征在于，所述时钟驱动单元为时钟缓冲器或反相器。
4.如权利要求1所述的SOC芯片中降低时钟信号噪声的方法，其特征在于，所述单独区域内的所述供电电源的供电电压为1.1V。
5.如权利要求1所述的SOC芯片中降低时钟信号噪声的方法，其特征在于，所述时钟线的数量为至少两条，所述时钟驱动单元的数量为至少一个。
6.如权利要求1所述的SOC芯片中降低时钟信号噪声的方法，其特征在于，所述时钟源的输出端和所述时钟信号接收单元的时钟信号输入端之间的所述时钟驱动单元的所述时钟线为金属线。
7.一种SOC芯片，其特征在于，包括：
时钟源，用以产生时钟信号；
时钟信号接收单元，通过时钟线与所述时钟源电性连接；以及
单独区域，包括供电电源和多个时钟驱动单元；
多个时钟驱动单元，分别设置于所述时钟线上并与所述时钟线电性连接；
所述供电电源，用以分别与所述多个时钟驱动单元电性连接；
其中，所述时钟源的输出端至时钟信号接收单元的时钟信号输入端之间传输的信号为需要单独处理的时钟信号。
8.如权利要求7所述的SOC芯片，其特征在于，包括：
所述时钟源的输出端和所述时钟信号接收单元的时钟信号输入端之间的所述时钟驱动单元的所述时钟线为金属线。
9.如权利要求7所述的SOC芯片，其特征在于，包括：
预先采用同层侧边隔离技术对所述时钟线进行屏蔽隔离处理。
10.如权利要求7所述的SOC芯片，其特征在于，进一步包括：
其他逻辑单元，与所述时钟源电性连接，用于接收所述时钟源产生的时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网上海市电力公司，未经北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网上海市电力公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910724592.4/1.html，转载请声明来源钻瓜专利网。
