[发明专利]一种提高实时时钟芯片时间数据可靠性的方法

权利要求书

1.一种提高实时时钟芯片时间数据可靠性的方法，其特征在于，写入RAM数据包括如下步骤：

S1：打开数据写保护位；

S2：写入所述RAM数据；

S3：写完所述RAM数据后，关闭所述数据写保护位。

2.如权利要求1所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，所述数据写保护位至少是三个。

3.如权利要求2所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，所述数据写保护位是三个，分别为WRTC1保护位、WRTC2保护位、WRTC3保护位。

4.如权利要求3所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，所述WRTC2保护位、WRTC3保护位受WRTC1保护位的保护，所述WRTC1保护位存放在第一地址；所述WRTC2保护位和所述WRTC3保护位存放在第二地址。

5.如权利要求3所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，所述WRTC2保护位和所述WRTC3保护位存放在所述WRTC1保护位的上一个地址。

6.如权利要求1所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，所述实时时钟芯片包括：寄存器10H、寄存器0FH，以及WRTC1保护位、WRTC2保护位、WRTC3保护位。

7.如权利要求6所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，先将所述寄存器10H的所述WRTC1保护位设置为1，然后再将所述寄存器0FH地址的所述WRTC2保护位、所述WRTC3保护位位设置为1，则打开所述数据写保护位。

8.如权利要求7所述的提高实时时钟芯片时间数据可靠性的方法，其特征在于，先将所述寄存器0FH地址的所述WRTC2保护位、所述WRTC3保护位位设置为0，再将所述寄存器10H的所述WRTC1保护位设置为0，则关闭所述数据写保护位。