[发明专利]包括电荷存储装置和存取装置之间的选通区的集成存储器

说明书

本申请涉及包括电荷存储装置和存取装置之间的选通区的集成存储器。一些实施例包含具有存取晶体管的集成式组合件。所述存取晶体管具有以选通方式与第二源极/漏极区耦合的第一源极/漏极区。数字线与所述第一源极/漏极区耦合。电荷存储装置经由互连件与所述第二源极/漏极区耦合。所述互连件包含一定长度的半导体材料。保护晶体管选通所述半导体材料的所述长度的一部分。

技术领域

包括电荷存储装置和存取装置之间的选通区的集成存储器。

背景技术

现代的计算架构中利用存储器来存储数据。一种类型的存储器为动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可提供结构简单、低成本且速度快的优点。

DRAM可利用存储器单元，每一存储器单元具有一个电容器与一个晶体管组合(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区耦合。图1中展示实例1T-1C存储器单元2，其中晶体管标记为T且电容器标记为C。电容器具有与晶体管的源极/漏极区耦合的一个节点，且具有与共同板CP耦合的另一节点。共同板可与任何合适的电压，例如处于大于或等于接地到小于或等于VCC的范围内的电压(即，接地≤CP≤VCC)耦合。在一些应用中，共同板处于约二分之一VCC(即，约VCC/2)的电压下。晶体管的栅极耦合到字线WL(即，存取线)，且源极/漏极区耦合到位线BL(即，数字线或感测线)。在操作中，由沿着字线的电压产生的电场可在读取/写入操作期间以选通方式将位线耦合到电容器。

图2中展示另一现有技术1T-1C存储器单元配置。图2的配置展示两个存储器单元2a和2b；其中存储器单元2a包括晶体管T1和电容器C1，且存储器单元2b包括晶体管T2和电容器C2。字线WL0和WL1分别与晶体管T1和T2的栅极电耦合。到位线BL的连接由存储器单元2a和2b共享。

上文描述的存储器单元可并入到存储器阵列中，且在一些应用中存储器阵列可具有开放式位线布置。具有开放式位线架构的实例集成式组合件9在图3中展示。组合件9包含两个横向邻近的存储器阵列(“阵列1”和“阵列2”)，其中阵列中的每一个包含图2中描述的类型的存储器单元(图3中未标记以便简化图式)。字线WL0-WL7跨越阵列延伸，且与字线驱动器耦合。数字线D0-D8与第一阵列(阵列1)相关联，且数字线D0*-D8*与第二阵列(阵列2)相关联。读出放大器SA0-SA8设置于第一和第二阵列之间。处于相同高度的数字线彼此配对且经由读出放大器进行比较(例如，数字线D0和D0*彼此配对且与读出放大器SA0进行比较)。在读取操作中，配对的数字线中的一个可充当确定配对的数字线中的另一个的电学性质(例如，电压)的过程中的参考。

传统DRAM可能遇到的问题是，沿着一行存储器单元的操作可能出问题而扰乱邻近行的存储器单元，且可能最终导致从沿着所述邻近行的存储器单元中的一个或多个发生数据丢失。开发避免此类数据丢失的布置将是合乎需要的。

发明内容

在一个方面中，本申请提供一种集成式组合件，所述集成式组合件包括：存取晶体管，其具有以选通方式彼此耦合的第一源极/漏极区和第二源极/漏极区；数字线，其与所述第一源极/漏极区耦合；电荷存储装置，其经由互连件与所述第二源极/漏极区耦合；所述互连件包括一定长度的半导体材料；以及保护晶体管，其选通所述半导体材料的所述长度的一部分。