[发明专利]受箝制受控延迟运算放大器、控制电路及选择性控制从运算放大器电路的箝制恢复的方法在审
申请号: | 201910731631.3 | 申请日: | 2019-08-08 |
公开(公告)号: | CN110858762A | 公开(公告)日: | 2020-03-03 |
发明(设计)人: | M·H·莱特 | 申请(专利权)人: | 半导体元件工业有限责任公司 |
主分类号: | H03G3/30 | 分类号: | H03G3/30;H03F3/68;H03F1/14 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 王琳;马芬 |
地址: | 美国亚*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 箝制 受控 延迟 运算放大器 控制电路 选择性 控制 电路 恢复 方法 | ||
1.一种受箝制受控延迟运算放大器,包括:
第一电路,所述第一电路包括运算放大器;和
第二电路,所述第二电路被配置为所述第一电路的输出电压与箝制电压的第一比较以及输入电压与参考电压的第二比较,将所述第一电路调节成第一操作模式和第二操作模式中的一者。
2.根据权利要求1所述的受箝制受控延迟运算放大器,
其中所述第一电路还包括:
第一调节块;
第二调节块;
运算放大器;和
第一开关,
所述运算放大器包括:第一增益级和第二增益级;
所述第一开关包括:
第一开关输入节点;
第一开关跟踪轨道,所述第一开关跟踪轨道经由第二节点耦接到所述第二调节块和所述第二增益级中的每一者;和
第一开关保持轨道,所述第一开关保持轨道耦接到所述第一调节块;
其中所述第二调节块与所述第二增益级并联耦接在所述第二节点与第三节点之间;
其中所述第二增益级是米勒补偿放大器;
其中第二电容器与所述第二增益级和所述第二调节块并联耦接;
其中所述第一开关根据当前操作模式是否为所述第一操作模式、所述第二操作模式和转换模式中的一者而将所述运算放大器与所述第一调节块和所述第二调节块中的每一者选择性地耦接和去耦。
3.根据权利要求2所述的受箝制受控延迟运算放大器,
其中所述第一开关在所述第一操作模式期间将所述第一增益级耦接到所述第一调节块;并且
其中所述第一开关在所述第二操作模式期间将所述第一增益级耦接到所述第二增益级。
4.根据权利要求1所述的受箝制受控延迟运算放大器,其中所述第二电路包括:
第一比较器,所述第一比较器被配置为将所述输出电压与所述箝制电压进行比较并且输出第一模式信号;
第二比较器,所述第二比较器被配置为将所述输入电压与所述参考电压进行比较并且输出第二模式信号;
第一逻辑部件,所述第一逻辑部件被配置为接收所述第一模式信号和所述第二模式信号,执行至少一个逻辑操作,并且输出逻辑信号;和
双工输出部件,所述双工输出部件被配置为接收所述逻辑信号,并且基于所述逻辑信号的当前值,输出对应的跟踪信号和反向对应的保持信号中的每一者;
其中所述跟踪信号和所述保持信号具有不同电压电位。
5.根据权利要求4所述的受箝制受控延迟运算放大器,
其中当所述输出电压大于或等于所述箝制电压时,所述第一模式信号具有正值;
其中当所述输入电压小于所述参考电压时,所述第二模式信号具有正值;
其中当所述第一模式信号和所述第二模式信号均具有正值时,所述逻辑信号的所述当前值为负;
其中当所述第一模式信号和所述第二模式信号中的至少一者具有负值时,所述逻辑信号的所述当前值为正;
其中在所述双工输出部件输出正值时,所述第一电路被配置成所述第二操作模式;并且
其中在所述双工输出部件输出负值时,所述第一电路被配置成所述第一操作模式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司,未经半导体元件工业有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910731631.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:像素阵列封装结构及显示面板
- 下一篇:音响设备用支撑件及音响设备