[发明专利]全差分高线性度电压控制衰减器

说明书

本发明特别涉及一种栅压自举开关及其构成的全差分高线性度电压控制衰减器，栅压自举开关由多个晶体管和电容C1构成，衰减器包括译码器、电阻、晶体管M1和M2以及衰减单元；衰减单元设置有多个，每个衰减单元由两个栅压自举开关构成，数字控制信号经过译码器后分成多条支路，其中一条支路连接晶体管M1、M2的栅极用于控制晶体管M1和M2的通断，余下的每条支路分别连接一个衰减单元的时钟控制信号端口用于控制衰减单元的开启与关断。使用工作在导通状态下的栅压自举开关充当电阻构成的衰减网络，实现了通过数字信号控制衰减器的衰减增益，使用栅压自举开关作为线性电阻构成的衰减网络使衰减器在工作频带内具有良好的线性度。

技术领域

本发明涉及模拟集成电路技术领域，特别涉及一种全差分高线性度电压控制衰减器。

背景技术

衰减器是模拟信号处理前端电路的重要组成部分，其通常与信号通路中的放大器共同调节模拟前端系统的增益。同时，衰减器还可以通过适当地衰减信号，以满足下一级网络在正常工作时对信号输入幅度的要求。电压控制衰减器可以通过改变控制电压来改变衰减器的衰减增益，在集成电路设计中可以采用工作在深线性区的MOS晶体管来充当电阻，组成增益衰减网络来实现对信号的衰减，通过栅压控制MOS晶体管的开启与关断实现对衰减增益的控制。但是由于MOS电阻的阻值与输入信号密切相关，会导致整个衰减网络的非线性，因此寻求线性度更高，同时可以灵活控制衰减增益的新型衰减网络成为研究热点。

发明内容

本发明的目的在于提供一种具有良好线性度的全差分高线性度电压控制衰减器。

为实现以上目的，本发明采用的技术方案为：一种全差分高线性度电压控制衰减器，包括译码器、电阻、晶体管M1和M2以及衰减单元；衰减器的输入端正极和输出端正极之间串联有电阻R1，衰减器的输入端负极和输出端负极之间串联有电阻R2；晶体管M1、M2的源极相连通并记为V_CM，晶体管M1、M2的漏级分别连接衰减器的输出端正、负极；衰减单元设置有多个，每个衰减单元由两个栅压自举开关构成，两个栅压自举开关输出端均连接V_CM，两个栅压自举开关的时钟控制信号端口相连，两个栅压自举开关的输入端分别连接衰减器的输出端正、负极；数字控制信号经过译码器后分成多条支路，其中一条支路连接晶体管M1、M2的栅极，余下的每条支路分别连接一个衰减单元的时钟控制信号端口；

所述的栅压自举开关包括多个晶体管和电容C1，晶体管M3、M5、M11、M12的源极以及晶体管M9的栅极均连接电源VDD，晶体管M3、M4的栅极和晶体管M12、M13的漏级相连通，晶体管M3、M4的漏级连接晶体管M7的栅极，晶体管M5的漏级、晶体管M7的衬底和源极均连接电容C1的正极板，晶体管M4的源极、晶体管M6和M8的漏级、均连接电容C1的负极板，晶体管M5、M8、MS的栅极以及晶体管M7、M9的漏级相连通，晶体管M9的源极连接晶体管M10、M11的漏级，晶体管M6、M10、M13的源极接地GND；晶体管M6、M10、M11、M12、M13的栅极相连通并作为栅压自举开关的时钟控制信号端口与译码器相连，晶体管M8的源极和晶体管MS的漏级相连并作为栅压自举开关的输入端连接衰减器的输出端正极或负极，晶体管MS的源极作为栅压自举开关的输出端连接V_CM。

与现有技术相比，本发明存在以下技术效果：使用工作在导通状态下的栅压自举开关充当电阻构成的衰减网络，实现了通过数字信号控制衰减器的衰减增益，使用栅压自举开关作为线性电阻构成的衰减网络使衰减器在工作频带内具有良好的线性度。

附图说明

图1是栅压自举开关的电路结构原理图；

图2是衰减器的电路结构原理图；

图3是译码器的电路结构原理图；

图4a、4b、4c分别是与门、或门和非门的原理图。

具体实施方式