[发明专利]存储器系统及非易失性存储器

说明书

实施方式提供一种能够缩短针对来自主机的请求的响应时间的存储器系统及非易失性存储器。实施方式的存储器系统具备非易失性存储器、及控制非易失性存储器的动作的存储器控制器。非易失性存储器从存储器控制器接收用来执行擦除及编程的至少任一个的第1指令，在执行基于第1指令的包含复数分段的第1处理中，从存储器控制器接收到第2指令时，执行不等待到第1处理的指定分段结束为止而挂起第1处理的第2处理，在执行第1处理中，从存储器控制器接收到第3指令时，执行等待到第1处理的指定分段结束为止后挂起第1处理的第3处理。

[相关申请]

本申请享有以日本专利申请2019-53284号(申请日：2019年3月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种存储器系统及非易失性存储器。

背景技术

近年来，作为非易失性存储器的NAND(Not AND，与非)型闪速存储器的大容量化推进，作为搭载了这种NAND型闪速存储器的存储器系统，SSD(Solid State Drive，固态驱动器)正备受关注。

对于SSD，当在先行进行的擦除或编程等处理的执行中，必须执行与来自主机的请求相关的处理等其它处理时，优先执行先行进行的擦除或编程等处理与其它处理的哪一个成为问题。

发明内容

一实施方式提供一种能够缩短针对来自主机的请求的响应时间的存储器系统及非易失性存储器。

实施方式的存储器系统具备非易失性存储器、及控制非易失性存储器的动作的存储器控制器。非易失性存储器从存储器控制器接收用来执行擦除及编程的至少任一个的第1指令，在执行基于第1指令的包含复数分段的第1处理中，从存储器控制器接收到第2指令时，执行不等待到第1处理的指定分段结束为止而挂起(suspend)第1处理的第2处理，在执行第1处理中，从存储器控制器接收到第3指令时，执行等待到第1处理的指定分段结束为止后挂起第1处理的第3处理。

附图说明

图1是表示实施方式的存储器系统的概略构成例的框图。

图2是实施方式的NAND存储器的框图。

图3是表示实施方式的存储器控制器所持有的擦除挂起计划表的一例的图。

图4是表示实施方式的存储器控制器所持有的擦除挂起剩余次数寄存器的一例的图。

图5是表示实施方式的存储器控制器所持有的编程挂起计划表的一例的图。

图6是表示实施方式的存储器控制器所持有的编程挂起剩余次数寄存器的一例的图。

图7是表示实施方式的存储器控制器的控制部的功能区块的图。

图8是表示实施方式的主机、存储器控制器及NAND存储器间的数据流的一例的图。

图9是表示实施方式的存储器控制器及NAND存储器间的数据流的一例的图。

图10(a)～(c)是表示实施方式的NAND存储器的擦除时电压施加的时序图的一例的图。

图11(a)～(c)是表示实施方式的NAND存储器的编程时电压施加的时序图的一例的图。

图12(a)～(c)是表示实施方式的NAND存储器的编程时电压施加的时序图的其它例的图。

图13(a)、(b)是表示实施方式的存储器系统中擦除挂起的指令序列的一例的图。

图14(a)、(b)是表示实施方式的存储器系统中编程挂起的指令序列的一例的图。