[发明专利]一种通过宫格法快速找到静电薄弱环节的方法

说明书

本发明提出一种通过宫格法快速找到静电薄弱环节的方法，包括如下步骤：S1：将PCB板划分为m个区域；S2：剔除每个区域的绿油；S3：测试每个区域的所能通过的最高电压；S4：将电压数值最低者确定为静电薄弱区；S5：将静电薄弱区划分为a个区域；S6：测试静电薄弱区上的每个区域的所能通过的最高电压；S7：将电压数值最低者确定为静电次薄弱区；S8：重复S5、S6、S7步骤，直至找到最小单元的静电最薄弱区。该方法具有操作简单、不需要增加多余ESD元件从而可以减少电路成本的特点，可以节约开发时间快速准确找到薄弱环节，且可以在系统工作状态下快速找到静电薄弱环节。

技术领域

本发明涉及电子产品的电路板领域，尤其是一种通过宫格法快速找到静电薄弱环节的方法。

背景技术

在电子产品中，如智能电视，机顶盒，智能音箱等，ESD(Electro-Staticdischarge)问题是业界难题，PCB板子越小难度越大，且两层PCB板的ESD问题难度比四层板更大，这也就是业界基本没有小尺寸两层PCB板的原因。因此，准确找到芯片级别和PCB板级别的ESD问题最薄弱地方成为最关键的难题。

在现有技术中，业界通常的两种做法：1、直接加屏蔽罩来解决；2、通过打端子来找到薄弱的端子，再通过在端子上加器件来处理。

然而，这两种做法操作麻烦、需要增加多余ESD元件从而导致成本加大、且无法在系统工作状态下快速找到静电薄弱环节。

发明内容

为了解决上述问题，本发明提出一种通过宫格法快速找到静电薄弱环节的方法，该方法具有操作简单、可以减少电路成本的特点，且可以在系统工作状态下快速找到静电薄弱环节。

本发明通过以下技术方案实现的：

本发明提出一种通过宫格法快速找到静电薄弱环节的方法，包括如下步骤：

S1：将PCB板按照宫格的方式划分为m个区域，m大于等于2，并对各个划分好的区域记为M1,M2,……Mm；

S2：剔除PCB板上每个区域的绿油；

S3：用静电枪分别对PCB板上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

S4：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电薄弱区，并记为Mmin；

S5：将静电薄弱区Mmin按照宫格的方式划分为a个区域，a大于等于2，并对各个划分好的区域记为A1,A2,……Aa；

S6：用静电枪分别对静电薄弱区Mmin上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

S7：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电次薄弱区，并记为Amin；

S8：重复S5、S6、S7步骤，直至找到最小单元的静电最薄弱区。

优选地，S1步骤中，m个区域中的每个区域大小相等。

优选地，S5步骤中，a个区域中的每个区域大小相等。

本发明的有益效果：

本发明提出的通过宫格法快速找到静电薄弱环节的方法，该方法具有操作简单、不需要增加多余ESD元件从而可以减少电路成本的特点，可以节约开发时间快速准确找到薄弱环节，且可以在系统工作状态下快速找到静电薄弱环节。

附图说明

图1为本发明的通过宫格法快速找到静电薄弱环节的方法中的区域划分方法示意图；

图2为本发明的通过宫格法快速找到静电薄弱环节的方法中的区域划分方法示意图。

具体实施方式