[发明专利]用于雷达芯片同步的设备和方法

权利要求书

1.一种具有同步定时的雷达系统，该雷达系统包括：

第一雷达芯片，包括第一模数转换器(ADC)电路和第一锁相环(PLL)，所述第一锁相环被配置为处理参考时钟信号以产生控制第一ADC电路的定时的第一ADC时钟信号，其中所述第一雷达芯片还被配置为基于所述第一ADC时钟信号的定时来产生ADC同步信号；和

第二雷达芯片，包括第二ADC电路和第二PLL，所述第二PLL被配置为处理所述参考时钟信号以产生控制第二ADC电路的定时的第二ADC时钟信号，其中所述第二雷达芯片还被配置为基于所述ADC同步信号将所述第二ADC电路的采样操作与所述第一ADC电路的采样操作对准。

2.权利要求1所述的雷达系统，其中所述第一雷达芯片还被配置为基于所述参考时钟信号的定时来产生斜坡同步信号，其中所述第二雷达芯片被配置为基于所述斜坡同步信号将所述第二雷达芯片的传输排序操作与所述第一雷达芯片的传输排序操作对准。

3.权利要求2所述的雷达系统，其中所述第二雷达芯片被配置为处理所述斜坡同步信号，以使所述第二PLL的重置与所述第一PLL的重置同步。

4.权利要求2所述的雷达系统，其中所述第一雷达芯片还包括频率斜坡生成器，其中所述第一雷达芯片被配置为激活所述斜坡同步信号，然后控制所述频率斜坡生成器以在所述参考时钟信号的一个或多个周期后提供传输排序操作。

5.权利要求1所述的雷达系统，其中所述第一雷达芯片还包括第一时间-数字转换器(TDC)，被配置为基于测量所述参考时钟信号和所述第一ADC时钟信号之间的时间延迟来向所述第一ADC时钟信号提供相位调整。

6.权利要求5所述的雷达系统，其中所述第二雷达芯片还包括第二TDC，被配置为基于测量所述参考时钟信号和所述第二ADC时钟信号之间的时间延迟来向所述第二ADC时钟信号提供相位调整，其中所述第一TDC和所述第二TDC操作以补偿所述第一雷达芯片和所述第二雷达芯片之间的时钟路径延迟的差异。

7.权利要求1所述的雷达系统，还包括第三雷达芯片，包括第三ADC电路和第三PLL，所述第三PLL被配置为处理所述参考时钟信号以产生控制所述第三ADC电路的定时的第三ADC时钟信号，其中所述第三雷达芯片被配置为基于所述ADC同步信号来控制所述第三ADC电路的采样操作的定时。

8.一种用于控制多芯片雷达系统同步的半导体芯片，该半导体芯片包括：

锁相环(PLL)，被配置为基于参考时钟信号的定时来产生模数转换器(ADC)时钟信号；

由所述ADC时钟信号控制的ADC电路；

ADC同步信号生成电路，被配置为基于所述ADC时钟信号的定时来生成ADC同步信号；和

第一引脚，被配置为输出ADC同步信号，从而协调所述多芯片雷达系统的同步。

9.权利要求8所述的半导体芯片，还包括：斜坡同步信号生成电路，被配置为基于所述参考时钟信号的定时来产生斜坡同步信号；以及第二引脚，被配置为输出所述斜坡同步信号。

10.权利要求9所述的半导体芯片，其中所述ADC同步信号和所述斜坡同步信号在不同的时域产生。

11.权利要求9所述的半导体芯片，还包括频率斜坡生成器，被配置为在激活所述斜坡同步信号之后启动对所述参考时钟信号的一个或多个周期的频率斜变。

12.权利要求9所述的半导体芯片，其中所述斜坡同步信号生成电路进一步被配置为控制所述斜坡同步信号以指示相位对准操作，其中所述PLL被配置为响应于所述相位对准操作而重置。

13.权利要求8所述的半导体芯片，还包括时间-数字转换器(TDC)，被配置为基于测量所述参考时钟信号和所述ADC时钟信号之间的时间延迟来向所述ADC时钟信号提供相位调整。