[发明专利]用于解码用于存取操作的存储器存取地址的设备和方法

说明书

本申请涉及用于解码用于存取操作的存储器存取地址的设备和方法。本发明涉及具有块选择电路的存储器，所述块选择电路具有选择性地连接到多个驱动器电路的输出，每一驱动器电路连接到相应的存储器单元块；以及涉及操作此类存储器的方法。

技术领域

本公开大体上涉及存储器，且确切地说，在一或多个实施例中，本公开涉及用于解码用于存取操作的存储器存取地址的设备和方法。

背景技术

存储器(例如，存储器装置)通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器已发展成用于多种多样的电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。经由电荷存储结构(例如，浮动栅极或电荷捕集器)的编程(其常常被称作写入)或其它物理现象(例如，相变或偏振)而发生的存储器单元的阈值电压(Vt)的改变决定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的使用在持续扩增。

NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列被布置成使得阵列中的一行中的每个存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串联连接在一起的存储器单元串(常常被称为NAND串)。每个源极选择晶体管可连接到源极，而每个漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的一个以上选择栅极的变型是已知的。

随着使用存储器的系统的性能标准变得越来越苛刻，可能需要更快地存取存储器。

发明内容

在一个方面中，本申请提供一种存储器，所述存储器包括：存储器单元阵列，其包括多个存储器单元块；多个驱动器电路，所述多个驱动器电路的每一驱动器电路连接到所述多个存储器单元块的相应的存储器单元块；以及块选择电路，其具有输出，其中所述块选择电路的所述输出选择性地连接到所述多个驱动器电路的每一驱动器电路。

在另一方面中，本申请提供一种操作存储器的方法，所述方法包括：针对多个存储器单元块的每一存储器单元块，确定所述存储器单元块是否被选择用于存取操作；产生控制信号，所述控制信号在所述多个存储器单元块的至少一个存储器单元块被选择用于所述存取操作时具有第一电压电平，且在所述多个存储器单元块中没有一个存储器单元块被选择用于所述存取操作时具有不同于所述第一电压电平的第二电压电平；以及针对所述多个存储器单元块的每一存储器单元块，当所述存储器单元块被选择用于所述存取操作时将所述控制信号施加到所述存储器单元块的驱动器电路。