[发明专利]用于执行指定三元片逻辑操作的指令的系统和方法在审
申请号: | 201910749362.3 | 申请日: | 2019-08-14 |
公开(公告)号: | CN110909883A | 公开(公告)日: | 2020-03-24 |
发明(设计)人: | E·乌尔德-阿迈德-瓦尔;C·J·休斯;B·托尔;D·鲍姆;R·萨德;R·凡伦天;M·J·查尼;A·F·海内克 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06N20/00 | 分类号: | G06N20/00 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈依心;何焜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 执行 指定 三元 逻辑 操作 指令 系统 方法 | ||
1.一种处理器,包括:
取出和解码电路,用于取出并解码指令,所述指令指定三元片操作以及目的地和第一、第二和第三源矩阵的位置,所述矩阵中的每一个具有M行乘N列;以及
解码电路,用于对所取出的指令进行解码;以及
执行电路,用于通过以下操作来对经解码的指令作出响应:对所述第一、第二和第三源矩阵的相等尺寸的每组K个元素生成K个结果,通过对所述第一、第二和第三源矩阵的K个对应元素执行所述三元片操作来生成所述K个结果,以及将所述K个结果中的每一个存储到所述目的地矩阵的对应元素;并且其中所述源和目的地矩阵的对应元素占据它们的相关联矩阵内的相同的相对位置。
2.如权利要求1所述的处理器,其特征在于,所述第一、第二和第三源矩阵的所述相等尺寸的多组K个元素中的每一个组具有等于所述执行电路的并行执行数据路径的宽度的总宽度。
3.如权利要求1所述的处理器,其特征在于,所述第一源矩阵也是存储所生成的K个结果的所述目的地。
4.如权利要求1-3中的任一项所述的处理器,其特征在于,所述第一、第二和第三源矩阵的所述相等尺寸的多组元素中的K个元素中的每一个具有一位的元素宽度,并且其中所述三元片操作是按位操作。
5.如权利要求1-3中的任一项所述的处理器,其特征在于,所述第一、第二和第三源矩阵中的每一个包括单组元素,所述单组元素包括所述源矩阵的每一个元素。
6.如权利要求1-3中的任一项所述的处理器,其特征在于,所述第一、第二和第三源矩阵中的每一个包括相等尺寸的M组元素,所述相等尺寸的M组元素中的每一个组包括所述源矩阵的对应行中的每一个元素。
7.如权利要求1-3中的任一项所述的处理器,其特征在于,所述第一、第二和第三源矩阵中的每一个包括相等尺寸的N组元素,所述相等尺寸的N组元素中的每一个组包括所述源矩阵的对应列中的每一个元素。
8.如权利要求1-3中的任一项所述的处理器,其特征在于,所述第一、第二和第三源矩阵的所述相等尺寸的多组元素中的每一个组是O乘P子矩阵,其中M是O的整数倍而N是P的整数倍。
9.一种方法,包括:
使用取出和解码电路来取出并解码指令,所述指令指定三元片操作以及目的地和第一、第二和第三源矩阵的位置,所述矩阵中的每一个具有M行乘N列;以及
使用执行电路通过以下操作来对经解码的指令作出响应:对所述第一、第二和第三源矩阵的相等尺寸的每组K个元素生成K个结果,通过对所述第一、第二和第三源矩阵的K个对应元素并行地执行所述三元片操作来生成所述K个结果,以及将所述K个结果中的每一个存储到所述目的地矩阵的对应元素;并且其中所述源和目的地矩阵的对应元素占据它们的相关联矩阵内的相同的相对位置。
10.如权利要求9所述的方法,其特征在于,所述第一、第二和第三源矩阵的所述相等尺寸的多组K个元素中的每一个组具有等于所述执行电路的并行执行数据路径的宽度的总宽度。
11.如权利要求9所述的方法,其特征在于,所述第一源矩阵也是存储所生成的K个结果的所述目的地。
12.如权利要求9-11中的任一项所述的方法,其特征在于,所述第一、第二和第三源矩阵的所述相等尺寸的多组元素中的K个元素中的每一个具有一位的元素宽度,并且其中所述三元片操作是按位操作。
13.如权利要求9-11中的任一项所述的方法,其特征在于,所述第一、第二和第三源矩阵中的每一个包括单组元素,所述单组元素包括所述源矩阵的每一个元素。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910749362.3/1.html,转载请声明来源钻瓜专利网。