[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供包括多个相邻的器件单元区的基底，基底上形成有横跨多个器件单元区的初始器件栅极结构；刻蚀相邻器件单元区交界处的部分厚初始器件栅极结构，形成顶部开口；在顶部开口侧壁上形成侧墙层；刻蚀侧墙层露出的剩余初始器件栅极结构，在剩余初始器件栅极结构内形成露出基底的底部开口，且剩余初始器件栅极结构作为器件栅极结构；在顶部开口和底部开口内形成隔离结构。侧墙层用于调节底部开口的宽度，使底部开口宽度小于顶部开口宽度，因此能够适当增大顶部开口宽度，以增大形成顶部开口的工艺窗口，从而使相邻器件单元区较好地实现隔离，同时提高器件栅极结构的完整性，进而有利于提高晶体管的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，MOS晶体管的特征尺寸不断缩小，各种由器件的物理极限所引起的二级效应相继出现，器件特征尺寸按比例缩小变得困难。其中，最具挑战性的是如何解决半导体器件漏电流大的问题。

当前提出的解决方法是，采用高k金属栅(HKMG)技术形成金属栅极结构(metalgate)，即采用具有高介电常数的电介质材料(通常称为高k栅介质材料)来形成栅介质层，并采用包含金属元素的导电材料(通常称为金属材料)来形成栅电极，以避免高k栅介质材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括多个相邻的器件单元区，所述基底上形成有初始器件栅极结构，所述初始器件栅极结构横跨多个所述器件单元区；刻蚀相邻所述器件单元区交界处的部分厚度的所述初始器件栅极结构，在所述初始器件栅极结构内形成顶部开口；在所述顶部开口的侧壁上形成侧墙层；刻蚀所述侧墙层露出的剩余所述初始器件栅极结构，在剩余所述初始器件栅极结构内形成露出所述基底的底部开口，所述底部开口和所述顶部开口相连通，且剩余所述初始器件栅极结构作为器件栅极结构；在所述顶部开口和底部开口内形成隔离结构。

相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括多个相邻的器件单元区；位于所述基底上的器件栅极结构，在相邻所述器件单元区的交界处，相邻所述器件栅极结构和所述基底围成T字型的开口，所述开口包括底部开口和顶部开口，所述底部开口的顶部和所述顶部开口的底部相连通，且沿垂直于所述开口侧壁的方向，所述顶部开口的宽度大于所述底部开口的宽度；侧墙层，位于所述顶部开口的侧壁上，所述侧墙层的侧壁与所述底部开口的侧壁相齐平；隔离结构，位于所述侧墙层露出的顶部开口和所述底部开口中。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例刻蚀相邻器件单元区交界处的部分厚度的初始器件栅极结构，在初始器件栅极结构内形成顶部开口后，在顶部开口的侧壁上形成侧墙层，随后刻蚀侧墙层露出的剩余初始器件栅极结构，在剩余初始器件栅极结构内形成露出基底的底部开口，且剩余初始器件栅极结构作为器件栅极结构，所述侧墙层用于调节底部开口的宽度，使得底部开口的宽度小于顶部开口的宽度，因此，本发明实施例能够适当增大顶部开口的宽度，这有利于增大形成所述顶部开口的工艺窗口，从而使相邻所述器件单元区能够较好地实现隔离，同时提高了器件栅极结构的完整性，进而有利于提高半导体结构的性能。

附图说明

图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；

图6至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式