[发明专利]一种厚膜氮化硅波导的挖槽制备方法

说明书

本发明公开了一种厚膜氮化硅波导的挖槽制备方法，包括：在半导体衬底上沿半导体衬底的厚度方向形成下包层；光刻与刻蚀下包层，在下包层内形成芯层槽，芯层槽的宽度大于预设波导的宽度；在芯层槽内和下包层上沉积芯层材料，形成第一芯层，第一芯层的厚度小于预设波导的厚度；以下包层的上表面为终止层，采用表面平坦化工艺去除多余的第一芯层；重复上述步骤直到芯层槽内形成的芯层的厚度达到预设波导的厚度为止；光刻与刻蚀芯层，形成预设波导结构；在预设波导结构和下包层上形成上包层。该方案解决了因薄膜太厚而产生的高应力问题，并优化了波导的形状、降低了侧壁粗糙度、增加波导的陡直度，降低了波导损耗。

技术领域

本发明涉及集成光学技术领域，具体涉及一种厚膜氮化硅波导的挖槽制备方法。

背景技术

目前，氮化硅薄膜生长制备方法主要有等离子体化学气相沉积（PECVD）和低压化学气相沉积（LPCVD）等。其中，采用低压化学气相沉积（LPCVD）沉积的氮化硅薄膜质量更好，其波导损耗更低。但当薄膜厚度大于300纳米后，薄膜因与衬底热膨胀系数不同，在大面积生长时，存在较大的应力，易产生裂纹，从而影响器件的性能。现有生产工艺中，通常采用干法刻蚀工艺在二氧化硅包裹层中开槽，然后在槽中填充氮化硅的方式获得厚膜氮化硅光波导。但在二氧化硅上直接挖槽得到的侧壁不够陡直，且侧壁较为粗糙。同时由于开槽宽度与波导宽度相等，尺寸偏小，多次填充氮化硅后将出现大量空洞，使得波导损耗较大。

发明内容

为了克服现有技术中氮化硅沉积厚膜出现高应力，侧壁不够陡直、侧壁粗糙，波导损耗较大的技术问题，进而提供一种厚膜氮化硅波导的挖槽制备方法，从而满足不同的设计需要。

本发明提供一种厚膜氮化硅波导的挖槽制备方法，包括：

S1、在半导体衬底上沿半导体衬底的厚度方向形成下包层；

S2、光刻与刻蚀下包层，在下包层内形成芯层槽，芯层槽的宽度大于预设波导的宽度；

S3、在芯层槽内和下包层上沉积芯层材料，形成第一芯层，第一芯层的厚度小于预设波导的厚度；

S4、以下包层的上表面为终止层，采用表面平坦化工艺去除多余的第一芯层；

S5、重复S3、S4直到芯层槽内形成的芯层的厚度达到预设波导的厚度为止；

S6、光刻与刻蚀芯层，形成预设波导结构；

S7、在预设波导结构和下包层上形成上包层。

进一步地，半导体衬底的材料包括硅衬底或石英衬底中的任意一种。

进一步地，下包层的材料为折射率低于1.7且高于1的固态包层材料。

进一步地，下包层采用热氧化和/或化学气相沉积工艺制备。

进一步地，预设波导的厚度为 350纳米至1000纳米，预设波导的宽度为0.3微米至5微米。

进一步地，芯层槽的宽度为0.5微米至10微米。

进一步地，芯层材料包括氮化硅或氮氧化硅中的任意一种。

进一步地，第一芯层的厚度为50纳米至300纳米。

进一步地，步骤S6中，具体采用在芯层上涂光刻胶，其中光刻胶的宽度等于预设波导的宽度，形成预设波导图形，刻蚀未被光刻胶遮挡的芯层，形成预设波导结构。

进一步地，步骤S7中，上包层采用化学气相沉积工艺沉积折射率低于1.7且高于1的固态包层材料。

本发明相对于现有技术，具有以下有益效果：