[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供基底，所述基底上具有相邻的第一鳍部和第二鳍部；在所述基底上形成横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部侧壁的顶部表面；在所述基底上形成横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部侧壁的顶部表面；形成第一栅极结构和第二栅极结构后，在第一栅极结构两侧的第一鳍部顶部和侧壁形成第一牺牲层；在第一牺牲层侧壁形成第一保护层；去除第一栅极结构两侧的第一牺牲层和第一鳍部，形成第一凹槽，第一凹槽暴露出第一保护层侧壁；在所述第一凹槽内形成第一掺杂层；在第二栅极结构两侧的第二鳍部内形成第二掺杂层。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源掺杂层和漏掺杂层。

然而，随着半导体器件的尺寸的减小，晶体管之间的距离减小，相邻晶体管的源掺杂层或漏掺杂层容易发生短接，从而导致所形成的半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有相邻的第一鳍部和第二鳍部；在所述基底上形成横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部的侧壁和顶部表面；在所述基底形成横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部的侧壁和顶部表面；形成第一栅极结构和第二栅极结构后，在第一栅极结构两侧的第一鳍部顶部和侧壁形成第一牺牲层；在第一牺牲层侧壁形成第一保护层；去除第一栅极结构两侧的第一牺牲层和第一鳍部，在第一鳍部内形成第一凹槽，所述第一凹槽暴露出第一保护层侧壁；在所述第一凹槽内形成第一掺杂层；在第二栅极结构两侧的第二鳍部内形成第二掺杂层。

可选的，所述第一牺牲层的材料包括:SiGe、Si或SiC。

可选的，所述第一牺牲层的材料为SiGe、Si时，所述第一牺牲层的形成方法还包括：对所述第一牺牲层进行氧化处理，形成第一氧化层；去除第一栅极结构两侧的第一氧化层和第一鳍部，在第一鳍部内形成第一凹槽。

可选的，所述第二掺杂层的形成方法包括：在第二栅极结构两侧的第二鳍部顶部和侧壁形成第二牺牲层；在第二牺牲层侧壁形成第二保护层；去除第二栅极结构两侧的第二牺牲层和第二鳍部，形成第二凹槽，第二凹槽暴露出第二保护层侧壁；在所述第二凹槽内形成第二掺杂层。

可选的，所述第二牺牲层的材料包括SiGe、Si或SiC。

可选的，当所述第二牺牲层的材料为SiGe或者Si时，所述第二牺牲层的形成方法包括：对所述第二牺牲层进行氧化处理，形成第二氧化层；去除第二栅极结构两侧的第二氧化层和第二鳍部，形成第二凹槽。

可选的，形成所述第一牺牲层后，形成第二牺牲层；或者，形成所述第二牺牲层后，形成所述第一牺牲层。

可选的，形成所述第一牺牲层过程中形成所述第二牺牲层。