[发明专利]高电源抑制比低温漂的带隙基准源

权利要求书

1.高电源抑制比低温漂的带隙基准源，包括预稳压模块、预稳压启动模块、基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块，

所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；

所述预稳压模块用于产生局部电压为所述基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块供电；

所述基准电流源启动模块用于在上电时启动所述基准电流源模块，并在所述基准电流源模块正常工作后退出；

所述基准电流源模块用于产生内部基准电流；

所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；

其特征在于，所述带隙基准核心模块包括跨导运算放大器、第四三极管、第五三极管、第六三极管、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第六电容、第七电容、第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第三十五PMOS管、第三十六PMOS管、第三十七PMOS管、第十八NMOS管和第十九NMOS管，其中第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第三十五PMOS管、第三十六PMOS管和第三十七PMOS管的衬底连接电源电压；

第二十三PMOS管的栅漏短接并连接第二十四PMOS管的源极，其源极连接第二十五PMOS管、第二十七PMOS管、第二十九PMOS管、第三十一PMOS管、第三十二PMOS管、第三十四PMOS管、第三十五PMOS管和第三十六PMOS管的源极并连接所述局部电压；

第十八NMOS管用于将所述内部基准电流复制到第十八NMOS管所在支路，其漏极连接第二十六PMOS管、第二十八PMOS管、第三十PMOS管、第三十三PMOS管和第三十七PMOS管的栅极以及第二十四PMOS管的栅极和漏极；

第四三极管的基极和集电极接地，其发射极通过第十电阻后连接跨导运算放大器的负向输入端；

第五三极管的基极和集电极接地，其发射极连接跨导运算放大器的正向输入端并通过第十一电阻后连接第二十八PMOS管的漏极；

跨导运算放大器的供电电压为所述局部电压，其基准电流为所述内部基准电流，其负向输入端通过第九电阻后连接第二十六PMOS管的漏极，其输出端连接第二十五PMOS管、第二十七PMOS管、第二十九PMOS管、第三十二PMOS管和第三十六PMOS管的栅极并通过第六电容后连接所述局部电压；

第二十五PMOS管的漏极连接第二十六PMOS管的源极，第二十七PMOS管的漏极连接第二十八PMOS管的源极，第二十九PMOS管的漏极连接第三十PMOS管的源极，

第三十三PMOS管的源极连接第三十二PMOS管的漏极，其漏极连接第十九NMOS管的栅极并通过第十三电阻后接地；

第三十七PMOS管的源极连接第三十六PMOS管的漏极，其漏极作为所述带隙基准源的输出端并通过第七电容后接地；

第十四电阻和第十五电阻串联并接在所述带隙基准源的输出端和第六三极管的发射极之间；

第六三极管的基极和集电极接地；

第三十一PMOS管的栅极连接第三十PMOS管的漏极并通过第十二电阻后接地，其漏极连接第三十五PMOS管的漏极以及第十四电阻和第十五电阻的串联点；

第十九NMOS管的漏极连接第三十四PMOS管的栅极和漏极以及第三十五PMOS管的栅极，其源极接地；

所述预稳压模块包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第二电容、第三电容、第四电容、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，其中第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管的衬底连接电源电压；

第二PMOS管的栅极连接第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管和第十二PMOS管的栅极以及第五PMOS管的漏极，其源极连接第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的源极并连接电源电压，其漏极连接第三PMOS管的源极；

第三NMOS管的栅漏短接并连接第三PMOS管的漏极和第四NMOS管的栅极，其源极连接第一三极管的发射极；

第二三极管的基极连接第一三极管的基极和集电极以及第三三极管的基极和集电极并接地，其发射极连接第四NMOS管的源极，其集电极通过第二电阻后接地；

第七PMOS管的栅极连接第三PMOS管、第五PMOS管、第九PMOS管、第十一PMOS管和第十三PMOS管的栅极以及第四NMOS管的漏极并通过第一电阻后连接第五PMOS管的漏极，其源极连接第六PMOS管的漏极，其漏极产生内部基准电压并分别通过第三电阻后连接第三三极管的发射极和通过第二电容后接地；

第四PMOS管的漏极连接第五PMOS管的源极；

第九PMOS管的源极连接第八PMOS管的漏极，其漏极连接第五NMOS管和第九NMOS管的栅极并通过第四电阻后连接第六NMOS管和第十NMOS管的栅极以及第五NMOS管的漏极；

第六NMOS管的漏极连接第五NMOS管的源极，其源极连接第七NMOS管和第十NMOS管的源极并接地；

第十一PMOS管的源极连接第十PMOS管的漏极，其漏极连接第七NMOS管的栅极和漏极以及第八NMOS管的栅极；

第十三PMOS管的源极连接第十二PMOS管的漏极，其漏极连接第十四PMOS管的栅极和第八NMOS管的漏极；

第十五PMOS管的栅极连接所述内部基准电压，其源极连接第十四PMOS管的漏极并输出所述局部电压，其漏极连接第八NMOS管的源极和第九NMOS管的漏极；

第九NMOS管的源极连接第十NMOS管的漏极；

第三电容的一端连接电源电压，另一端通过第五电阻后连接第十四PMOS管的栅极；

第四电容接在第十四PMOS管的漏极和地之间。