[发明专利]基于指数补偿的低温漂高电源抑制比带隙基准电路

权利要求书

1.基于指数补偿的低温漂高电源抑制比带隙基准电路，包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块，

所述预稳压模块用于产生为所述带隙基准核心模块和带隙基准核心启动模块供电的局部电压；

所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；

所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；

其特征在于，所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第二三极管、第三三极管和第十五PMOS管，其中第八电阻和第十一电阻的阻值相等，第九电阻由正温度系数电阻和负温度系数电阻组合得到，第九电阻用于引入指数型高阶温度系数的电压；

第二三极管的基极连接第三三极管的基极和第九电阻的一端，其集电极连接所述运算放大器的反相输入端并通过第八电阻后连接所述局部电压，其发射极一方面通过第十二电阻后连接第三三极管的发射极，另一方面通过第十电阻后接地；

第三三极管的集电极连接所述运算放大器的同相输入端并通过第十一电阻后连接所述局部电压；

第十五PMOS管的栅极连接所述运算放大器的输出端，其源极连接所述局部电压，其漏极连接第九电阻的另一端并作为所述带隙基准电路的输出端；

第三电容的一端连接所述运算放大器的输出端，另一端通过第七电阻后连接所述带隙基准电路的输出端。

2.根据权利要求1所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述预稳压模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，

第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；

第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；

第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；

第二NMOS管的源极通过第二电阻后接地；

第八PMOS管的源极连接第七PMOS管的漏极，其漏极连接第三NMOS管的栅极和漏极以及第四NMOS管的栅极；

第十PMOS管的源极连接第九PMOS管的漏极，其漏极连接第五NMOS管的栅极并通过第三电阻后连接第一三极管的基极和集电极；

第五NMOS管的漏极连接第十一PMOS管的漏极和第十二PMOS管的栅极，其源极连接第四NMOS管的漏极和第六NMOS管的源极；

第六NMOS管的漏极连接第十二PMOS管的漏极和第四电阻的一端并产生所述局部电压，其栅极一方面通过第五电阻后连接第十二PMOS管的漏极，另一方面通过第六电阻后接地；

第二电容的一端连接第十二PMOS管的栅极，另一端连接第四电阻的另一端。

3.根据权利要求2所述的基于指数补偿的低温漂高电源抑制比带隙基准电路，其特征在于，所述运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管、第十三PMOS管和第十四PMOS管，

第七NMOS管的栅极作为所述运算放大器的同相输入端，其源极连接第九NMOS管的源极和第八NMOS管的漏极，其漏极连接第十三PMOS管的栅极和漏极以及第十四PMOS管的栅极；

第九NMOS管的栅极作为所述运算放大器的反相输入端，其漏极连接第十四PMOS管的漏极并作为所述运算放大器的输出端；

第八NMOS管的栅极连接所述预稳压模块中第三NMOS管的栅极，其源极接地；

第十三PMOS管和第十四PMOS管的源极连接所述局部电压。