[发明专利]光掩模、三维存储器件的制备方法及三维存储器件

说明书

本申请提供了一种光掩模、三维存储器件的制备方法及三维存储器件，所述光掩模上设有多个依次连接的图案，所述图案包括第一图案和第二图案，所述第一图案具有相对设置的第一边和第二边，两个所述第二图案间隔地设于所述第一边的中部，另外两个所述第二图案与两个所述第二图案对应地设于所述第二边。本申请的技术方案解决了现有技术的三维存储器件形成于栅极隔槽中的导电体容易与堆叠结构中的导体层接触而造成漏电的问题。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种光掩模、三维存储器件的制备方法及三维存储器件。

背景技术

三维(3 Dimension,3D)存储器是一种将存储单元三维地布置在衬底之上的存储设备，其具有集成密度高、存储容量大以及功耗低等优点，从而在电子产品中得到了广泛的应用。但是，现有的三维存储器件，形成于栅极隔槽中的导电体容易与堆叠结构中的导体层接触而造成漏电。

发明内容

鉴于此，本发明实施例提供了一种光掩模，解决了现有技术的三维存储器件形成于栅极隔槽中的导电体容易与堆叠结构中的导体层接触而造成漏电的问题。

本发明提供一种光掩模，所述光掩模上设有多个依次连接的图案，所述图案包括第一图案和第二图案，所述第一图案具有相对设置的第一边和第二边，两个所述第二图案间隔地设于所述第一边的中部，另外两个所述第二图案与两个所述第二图案对应地设于所述第二边。

其中，位于同一边的两个所述第二图案之间的间隔为所述第二图案在所述第一图案长度方向的尺寸的1～2倍。

其中，对应地设于所述第一图案的所述第一边的所述第二图案和设于所述第二边的所述第二图案的背离所述第一图案的边之间的距离为所述第一图案的宽度的2～4倍。

其中，所述第一图案具有相对的第一端和第二端，靠近所述第一端的第二图案与所述第一端的距离等于靠近所述第二端的第二图案与所述第二端的距离。

其中，位于同一边的两个所述第二图案之间的间隔为靠近所述第二端的第二图案与所述第二端的距离的1～7倍。

其中，所述图案遮光。

其中，所述光掩膜还包括掩膜基体，所述第一图案及所述第二图案设置于所述掩膜基体上，其中，所述图案透光，所述掩膜基体遮光。

其中，所述掩膜基体包括相对设置的第一表面及第二表面，所述图案为形成于所述掩膜基体上且连通所述第一表面及所述第二表面的镂空结构。

其中，所述光掩模包括透明的基板以及设置于所述基板上的遮光层，设置有所述遮光层的基板部分构成所述掩膜基体，未设置所述遮光层的基板部分构成所述图案。

本发明还提供一种三维存储器件的制备方法，所述制备方法包括：

提供半导体结构，所述半导体结构包括堆叠结构和衬底，所述堆叠结构包括堆栈层和位于所述堆栈层上的掩膜层，所述堆叠结构具有贯穿所述堆栈层和所述掩膜层的沟道孔，并且在所述沟道孔内形成有NAND串；以及

提供第一光掩膜，使用所述第一光掩模自所述掩膜层背离所述衬底的表面对所述堆叠结构进行光刻，以形成第一栅极隔槽，其中，所述第一光掩膜为上述所述的光掩模。

其中，在所述“形成第一栅极隔槽”之后，包括：

向所述第一栅极隔槽中填充第一绝缘材料。

其中，所述第一栅极隔槽包括多个依次连通的第一子隔槽，每个所述第一子隔槽包括第一部分和分别设于所述第一部分两端的多个第二部分，在所述“向所述隔槽中填充第一绝缘材料”之后，所述制备方法包括：

提供第二光掩模；以及