[发明专利]晶体管及其形成方法

说明书

本发明提供了一种晶体管及其形成方法、半导体器件。晶体管中的栅极介质层具有上层部和下层部，并且上层部为叠层设置，从而可以在不改变下层部的厚度的基础上，增加上层部的厚度。如此，即能够在维持晶体管的性能的基础上，改善栅极感应漏电流(GIDL)现象；并且，本发明中是通过叠层设置以增加上层部的厚度，进而有利于实现对上层部的参数的灵活调整。

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。

背景技术

随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，对应的栅极介质层的厚度也越来越薄，由于薄的栅极介质层而带来的器件可靠性能的问题也日益突出。

具体的说，由于晶体管器件越来越薄，晶体管在关闭状态下或等待状态下所产生的栅极感应漏电流(gate-induced drain leakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。因此，随着晶体管特征尺寸的不断缩减，如何降低器件的漏电流已经成为了高密度、低功耗的半导体技术的一个关键问题。

发明内容

本发明的目的在于提供一种晶体管，以改善现有的晶体管存在栅极感应漏电流(GIDL)的现象。

为解决上述技术问题，本发明提供一种晶体管，包括：

衬底，所述衬底中形成有栅极沟槽；以及，

栅极介质层，覆盖所述栅极沟槽的内壁，其中所述栅极介质层具有上层部和下层部，所述上层部覆盖所述栅极沟槽中高于预定高度位置的内壁，所述下层部覆盖所述栅极沟槽中低于所述预定高度位置的内壁；其中，所述上层部包括内衬层和外盖层，所述内衬层覆盖所述栅极沟槽的内壁，所述外盖层覆盖所述内衬层的外侧壁，并且所述内衬层和所述外盖层的厚度之和大于所述下层部的厚度值。

可选的，所述栅极介质层中，所述下层部相对于所述内衬层的厚度差值小于所述外盖层的厚度值；或者所述下层部相对于所述外盖层的厚度差值小于所述内衬层的厚度值。

可选的，所述栅极介质层包括第一介质层和第二介质层；

其中，所述第一介质层覆盖所述栅极沟槽的内壁，并且所述第一介质层低于所述预定高度位置的部分构成所述下层部，所述第一介质层高于所述预定高度位置的部分构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层中高于所述预定高度位置的部分，以构成所述上层部的外盖层。

可选的，所述上层部的所述外盖层相对于所述下层部往远离沟槽内壁的方向凸出。

可选的，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，以及所述栅极导电层从所述下层部延伸至所述上层部，并且所述栅极导电层高于预定高度位置的宽度尺寸小于所述栅极导电层低于预定高度位置的宽度尺寸。

可选的，所述栅极介质层包括第一介质层和第二介质层；

其中，所述第一介质层覆盖所述栅极沟槽高于预定高度位置的内壁，以构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层和所述栅极沟槽低于预定高度位置的内壁，并且所述第二介质层中高于预定高度位置的部分构成所述外盖层，所述第二介质层中低于预定高度位置的部分构成所述下层部。

可选的，所述上层部的所述内衬层相对于所述下层部往靠近沟槽内壁的方向凸出。

可选的，所述晶体管还包括：

栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，并且所述栅极导电层的侧壁边界顺应所述第二介质层的侧壁从所述下层部延伸至所述上层部。

可选的，所述晶体管还包括：