[发明专利]一种高精度低回踢噪声的时钟再生延迟链

说明书

本发明公开了一种高精度低回踢噪声的时钟再生延迟链，包括：电压转换模块，连接电压输入端，用于将输入信号转换为第一电压信号和第二电压信号；延迟链模块，连接所述电压转换模块和时钟输入端，用于根据所述第一电压信号和所述第二电压信号控制时钟延迟时间得到第一时钟信号簇和第二时钟信号簇；时钟驱动模块，连接所述延迟链模块，用于接收并处理所述第一时钟信号簇和所述第二时钟信号簇，输出多相位时钟信号簇。本发明提供的时钟再生延迟链具有可干扰能力和时钟再生能力，可以适应高精度系统级的应用。

技术领域

本发明属于激光雷达信号接收机系统技术领域，具体涉及一种高精度低回踢噪声的时钟再生延迟链。

背景技术

激光雷达利用激光发射器发出激光照射在被探测的物体上，由目标物反射回的激光回波被工作在线性模式的雪崩光电二极管接收并转换为电流信号，再由前端模拟接收器将雪崩光电二极管产生的脉冲电流线性地转换为电压信号，然后利用时间数字转化电路得出脉冲的飞行时间信息，或者由模数转换器采集回波脉冲的幅值，最后提供给后续的数字信号处理器做进一步处理。在时间数字转化电路中，延迟链锁相环具有广泛的应用前景。

延迟链锁相环的广泛应用，要求延迟链输出多相位时钟的精度和稳定性更高，避免外界环境噪声或是延迟链内部噪声对于其分相精度产生干扰。对于一些多延迟链系统，要求在相同电压下，不同延迟链的延迟时间一致性高，控制电压的微弱变化不会对延迟链产生巨大干扰；在不同电压下，要求延迟链可以准确产生不同延迟时间的稳定延迟。

然而，传统的压控延迟单元不具备抗干扰能力和时钟再生能力，输出的多相位时钟相位间隔不一致，占空比一致性差，相位噪声高，分相精度低，相近延迟时间的电压区分度低，极易受到环境噪声影响，无法适应多线集成芯片和高分辨精度芯片等高精度系统级的应用。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种高精度低回踢噪声的时钟再生延迟链。本发明要解决的技术问题通过以下技术方案实现：

一种高精度低回踢噪声的时钟再生延迟链，包括：电压转换模块，连接电压输入端，用于将输入信号转换为第一电压信号和第二电压信号；

延迟链模块，连接所述电压转换模块和时钟输入端，用于根据所述第一电压信号和所述第二电压信号控制时钟延迟时间得到第一时钟信号簇和第二时钟信号簇；

时钟驱动模块，连接所述延迟链模块，用于接收并处理所述第一时钟信号簇和所述第二时钟信号簇，输出多相位时钟信号簇。

在本发明的一个实施例中，所述延迟链模块包括N个级联的延迟链基本单元，所述延迟链基本单元均连接所述电压转换模块；其中，N为正整数。

在本发明的一个实施例中，所述延迟链基本单元包括依次串联的低通滤波单元、第一延迟子单元、第一时钟再生子单元、第二延迟子单元以及第二时钟再生子单元。

在本发明的一个实施例中，所述低通滤波子单元包括第一电阻R1和第二电阻R2；其中，

所述第一电阻R1的一端连接所述电压转换模块，另一端连接所述第一延迟子单元和所述第二延迟子单元；

所述第二电阻R2的一端连接所述电压转换模块，另一端连接所述第一延迟子单元和所述第二延迟子单元。

在本发明的一个实施例中，所述第一延迟子单元包括依次串接于电源端VDD和GND端的晶体管M1、M5、M6、M3；其中，

所述晶体管M1的源极连接电源VDD端，所述晶体管M3的源极连接 GND端；

所述晶体管M1的栅极通过所述第一电阻R1连接电压转换模块；

所述晶体管M3的栅极通过所述第二电阻R2连接电压转换模块；

所述晶体管M5和M6的栅极相互连接，并连接时钟输入端；