[发明专利]阵列基板、显示面板及其驱动方法

说明书

一种阵列基板、显示面板及其驱动方法。该阵列基板包括沿第一方向和第二方向阵列排布的多个子像素；沿第一方向延伸的多条栅线以及沿第二方向延伸的多条数据线。多条数据线包括沿第一方向交替设置的第一数据线和第二数据线，第一数据线和第二数据线之间设置有沿第二方向排列的两列子像素，第一数据线和第二数据线分别被配置为传输不同极性的数据信号。沿第一方向排列的相邻两个子像素分别连接至第一数据线和第二数据线，且沿第二方向排列的相邻两个子像素分别连接至第一数据线和第二数据线。采用本公开实施例提供的阵列基板的显示装置中，各子像素在同一帧显示画面中的亮度分布均匀以尽量避免摇头纹不良。

技术领域

本公开至少一个实施例涉及一种阵列基板、显示面板及其驱动方法。

背景技术

双栅线(dual gate)技术是将显示装置中的数据线的数量减少一半，栅线的数量增加一倍的驱动技术，即，将与数据线连接的源极驱动集成电路数量减半，将与栅线连接的栅极驱动集成电路的数量加倍。由于栅极驱动集成电路的单价比源极驱动集成电路的单价便宜，从而实现成本的降低。

发明内容

本公开的至少一实施例提供一种阵列基板、显示面板及其驱动方法。阵列基板包括：沿第一方向和第二方向阵列排布的多个子像素；沿所述第一方向延伸的多条栅线；以及沿所述第二方向延伸的多条数据线。所述多条数据线包括沿所述第一方向交替设置的第一数据线和第二数据线，所述第一数据线和所述第二数据线之间设置有沿所述第二方向排列的两列所述子像素，所述第一数据线和所述第二数据线分别被配置为传输不同极性的数据信号，且连接至同一数据线的不同子像素连接至不同栅线。沿所述第一方向排列的相邻两个子像素分别连接至所述第一数据线和所述第二数据线，且沿所述第二方向排列的相邻两个子像素分别连接至所述第一数据线和所述第二数据线。

在一些示例中，所述多个栅线包括沿所述第二方向交替设置的第一栅线和第二栅线，且沿所述第二方向排列的相邻两个所述子像素之间设置有所述第一栅线和所述第二栅线形成的栅线对。

在一些示例中，沿所述第一方向排列的所述子像素中，连接至同一数据线的两个子像素之间设置有奇数个子像素。

在一些示例中，沿所述第一方向排列的所述子像素中，连接至同一数据线的所述两个子像素之间设置有一个子像素。

在一些示例中，沿所述第一方向排列的所述相邻两个子像素分别连接至相邻的所述第一数据线和所述第二数据线。

在一些示例中，沿所述第二方向排列的所述子像素中，连接至同一数据线的两个子像素之间设置有奇数个子像素。

在一些示例中，沿所述第二方向排列的所述子像素中，连接至同一数据线的所述两个子像素之间设置有一个子像素。

在一些示例中，沿所述第二方向排列的所述相邻两个子像素分别连接至相邻的所述第一数据线和所述第二数据线。

在一些示例中，分别与沿所述第二方向排列的所述相邻两个子像素连接的两条栅线均位于所述相邻两个所述子像素之间，或者分别位于所述相邻两个所述子像素沿所述第二方向的两侧。

在一些示例中，沿所述第一方向排列的所述子像素中，位于同一数据线两侧且与该数据线紧邻的两个子像素连接至不同数据线。

在一些示例中，所述多个子像素划分为沿所述第一方向和所述第二方向阵列排布的多个子像素组，各子像素组包括沿所述第一方向排列的两个子像素；相邻的所述第一数据线和所述第二数据线之间设置有沿所述第二方向排列的一排所述子像素组，所述第一数据线和所述第二数据线分别与位于两者之间的子像素组中的所述两个子像素连接。所述子像素组包括第一子像素组和第二子像素组，所述第一子像素组中的子像素均连接至靠近该子像素的所述数据线，所述第二子像素组中的子像素均连接至远离该子像素的所述数据线，且所述第一子像素组和所述第二子像素组沿所述第一方向和所述第二方向均交替排列。