[发明专利]一种快速锁定的延迟链锁相环

权利要求书

1.一种快速锁定的延迟链锁相环，其特征在于，包括：

压控延迟链，连接时钟输入端，用于延迟输入信号并输出时钟信号；其中，所述时钟信号包括第一时钟信号、第二时钟信号以及第三时钟信号；

加速锁定控制模块，连接所述压控延迟链，用于根据所述时钟信号产生控制信号QCL；所述加速锁定控制模块包括逻辑单元、延迟单元、信号采集单元以及信号输出单元；其中，

所述逻辑单元连接至所述信号采集单元，用于对所述第一时钟信号和所述第二时钟信号做逻辑运算，并将运算结果输出至所述信号采集单元；

所述延迟单元连接至所述信号采集单元，用于对所述第三时钟信号进行延迟，并将运算结果输出至所述信号采集单元；

所述信号采集单元连接所述信号输出单元；

鉴相器，连接所述压控延迟链的输出端和所述加速锁定控制模块的输出端，用于根据所述控制信号QCL控制所述鉴相器的开启和关断并产生相位差信号；

电荷泵，连接所述鉴相器的输出端和所述加速锁定控制模块的输出端，用于根据所述控制信号QCL控制所述电荷泵的开启和关断并输出电流信号；

环路滤波器，连接所述电荷泵的输出端和所述压控延迟链的输入端，用于接收处理所述电流信号并向所述压控延迟链输出延迟控制信号VCTR。

2.根据权利要求1所述的延迟链锁相环，其特征在于，所述逻辑单元包括与非门电路、第一非门电路、第一或非门电路、第二或非门电路以及第二非门电路；其中，

所述与非门电路的输入端连接所述压控延迟链的输出端，用于接收所述第一时钟信号和所述第二时钟信号，所述与非门电路的输出端连接所述第一非门电路的输入端；

所述第一或非门电路的输入端连接所述压控延迟链的输出端，用于接收所述第一时钟信号和所述第二时钟信号；

所述第二或非门电路的输入端连接所述第一非门电路的输出端和所述第一或非门电路的输出端，所述第二或非门电路的输出端连接所述第二非门电路的输入端；

所述第二非门电路的输出端连接所述信号采集单元。

3.根据权利要求2所述的延迟链锁相环，其特征在于，所述延迟单元包括依次串联的第三非门电路、第四非门电路、第五非门电路和第六非门电路，所述第三非门电路的输入端连接所述压控延迟链的输出端，用于接收所述第三时钟信号，所述第六非门电路的输出端连接所述信号采集单元。

4.根据权利要求3所述的延迟链锁相环，其特征在于，所述信号采集单元包括第一D触发器和反相器，所述第一D触发器的数据输入端连接所述第二非门电路的输出端；所述第一D触发器的时钟输入端连接所述第六非门电路的输出端；所述第一D触发器的清零端连接复位信号端；所述第一D触发器的输出Q端经过反相器连接所述信号输出单元。

5.根据权利要求1所述的延迟链锁相环，其特征在于，所述信号输出单元包括第二D触发器，所述第二D触发器的数据输入端连接VDD电压端，所述第二D触发器的时钟输入端连接所述信号采集单元的输出端，所述第二D触发器的输出Q端作为所述加速锁定控制模块的输出端输出控制信号QCL。