[发明专利]具有浮岛结构的高压屏蔽栅MOSFET和制作方法

说明书

本发明涉及属于半导体器件的制造技术领域，具体是一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法。具有浮岛结构的高压屏蔽栅MOSFET包括：半导体基板，所述半导体基板包括N型衬底和生长在N型衬底上的外延层，所述外延层包括下外延层和生长在所述下外延层上的上外延层，所述下外延层中设有P型浮岛区；所述上外延层中开设有沟槽，所述沟槽从第一主面向第二主面方向延伸；所述沟槽的上部为栅极区，沟槽的下部为屏蔽栅区，所述栅极区和屏蔽栅区之间隔离有氧化层；所述栅极区中设有栅极层和栅极氧化层；所述屏蔽栅区中设有屏蔽栅层和屏蔽栅氧化层；能够在获得高耐压时，由于采用低阻的下外延，所以又可以极大的降低导通电阻。

技术领域

本发明涉及属于半导体器件的制造技术领域，具体是一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法。

背景技术

屏蔽栅MOS是在传统的沟槽栅MOS基础上，利用厚氧化层和分立的屏蔽栅，实现横向辅助耗尽，从而可以利用更低阻的外延达到高耐压需求，降低导通电阻。

对于一般中低压的屏蔽栅MOSFET（如<100V）可以直接采用低阻单外延实现耐压；但是对于高压屏蔽栅MOSFET（如100V-300V），往往需要双外延来增加耐压，且下层外延的电阻率要远高于上层外延的电阻率，这会极大的增加导通电阻。由于导通电阻和击穿电压是矛盾关系或者折中关系，即导通电阻的降低受击穿电压的限制，然而现有技术中通常采用的降低导通电阻的手段同时也会限制件的耐压能力。

发明内容

为了解决现有技术中存在的不足，本发明提供一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法，所述具有浮岛结构的高压屏蔽栅MOSFET和制作方法能够在获得高耐压时，由于采用更低电阻率的下外延，所以又可以极大的降低导通电阻。

根据本发明的技术方案，作为本发明的第一方面：

提供一种具有浮岛结构的高压屏蔽栅MOSFET，所述具有浮岛结构的高压屏蔽栅MOSFET包括：

半导体基板，所述半导体基板包括N型衬底和生长在N型衬底上的外延层，所述外延层包括下外延层和生长在所述下外延层上的上外延层，所述上外延层的上表面为所述半导体基板的第一主面，N型衬底的下表面为所述半导体基板的第二主面，所述下外延层中设有P型浮岛区；

所述上外延层中开设有沟槽，所述沟槽从第一主面向第二主面方向延伸；

所述沟槽的上部为栅极区，沟槽的下部为屏蔽栅区，所述栅极区和屏蔽栅区之间隔离有氧化层；所述栅极区中设有栅极层和栅极氧化层；所述屏蔽栅区中设有屏蔽栅层和屏蔽栅氧化层；

所述沟槽两侧的上外延层中设有P型体区，所述P型体区上设有N型源极区，所述半导体基板的第一主面上设有绝缘介质层，所述绝缘介质层中开设有接触孔，所述接触孔的下端依次穿过N型源极区和P型体区，所述接触孔中填充有金属，所述绝缘介质层上设有金属层，所述接触孔中填充的金属将金属层、N型源极区和P型体区连通。

进一步地，所述沟槽的槽底伸入所述下外延层中1~2μm。

进一步地，所述P型浮岛区有多个，则多个P型浮岛区在所述下外延层（2）中从下至上依次间隔设置。

进一步地，所述屏蔽栅氧化层的厚度为：3000A~10000A。

进一步地，所述栅极氧化层的厚度为：500A~1000A。

作为本发明的第二方面：

提供一种具有浮岛结构的高压屏蔽栅MOSFET的制作方法，所述具有浮岛结构的高压屏蔽栅MOSFET的制作方法具体包括：

S1：提供N型衬底，在所述N型衬底上第一次外延生长出下外延层，在第一次外延生长出的下外延层中进行P型离子注入；