[发明专利]一种基于分时复用ASAR ADC的ΔΣ调制器

说明书

本发明涉及一种基于分时复用ASAR ADC的ΔΣ调制器，包括ΔΣ调制器电路模块，ASAR1功能模块，ASAR2功能模块；ASAR1和ASAR2功能模块由一个ASAR ADC电路模块通过分时复用来实现，可降低功耗。ASAR1功能模块设置于ΔΣ调制器电路模块的输入端；ASAR2功能模块实现量化功能设置于ΔΣ调制器的环路中；通过ASAR ADC处理输入信号，并把量化噪声作为ΔΣ调制器的输入信号，可降低积分器的输出摆幅，并提高了ΔΣ调制器的稳定性；ΔΣ调制器采用前馈结构，也可降低积分器的输出摆幅；积分器摆幅减低可有效降低功耗。

技术领域

本发明属于模数转换信号处理技术领域，具体涉及一种基于分时复用ASAR ADC的ΔΣ调制器。

背景技术

针对中低频带宽信号的模数转换器是音频及测量等应用中的关键模块，随着CMOS工艺节点的降低，特别是可穿戴和便携式设备的发展对集成芯片的功耗提出了更高的要求，更低的功耗意味着电池供电设备待机时间更久。本发明主要是针对低功耗、高精度模数转换应用，通过系统架构设计和电路设计，实现低功耗、高精度的模数转换。

ΔΣ调制器非常适用于中低频信号的处理，且能达到很高的精度(高的SNR)，ΔΣ调制器主要分为连续型和离散型，其中离散型对工艺匹配及电路要求不高，很适合处理中低频带宽的信号。但是，离散型ΔΣ调制器面临的问题是，由于ΔΣ调制器环路中的积分器需要在规定的积分周期中达到需要的建立精度，所以功耗较大，特别是当积分器的输出摆幅较大和等效负载电容较大时，积分器就需要输出更大的电流来完成建立。

因此，在本发明中通过降低积分器的输出摆幅来降低功耗。

发明内容

本发明提供了一种基于分时复用ASAR ADC的ΔΣ调制器，其系统架构包括ΔΣ调制器模块、ASAR1功能模块、ASAR2功能模块；所述ASAR1功能模块设置于ΔΣ调制器模块的输入端；所述ASAR2功能模块设置于ΔΣ调制器模块环路中，实现多位量化的功能。

所述ASAR1功能模块的输入端与ΔΣ调制器模块的信号输入端Vi电连接，所述ASAR1功能模块的输出端输出数字信号D1。

所述ASAR2功能模块的输入端与ΔΣ调制器模块的信号输出端Vo电连接，所述ASAR2功能模块的输出端输出数字信号D2。

所述ASAR1功能模块的输出端还输出量化噪声E1。

所述ASAR2功能模块的输出端还输出量化噪声E2。

所述ASAR1功能模块和ASAR2功能模块由同一个ASAR电路模块通过分时复用来实现。

所述ASAR ADC电路是异步逐次逼近型模数转换电路。

本发明的有益效果：本发明提供的这种基于分时复用ASAR ADC的ΔΣ调制器，在系统架构设计方面，通过ASAR ADC处理输入信号，并把量化噪声作为ΔΣ调制器的输入信号，可降低积分器的输出摆幅；ΔΣ调制器环路中使用ASAR ADC进行多位量化，同样可降低积分器的输出摆幅；同时ΔΣ调制器的架构为前馈结构，环路中只有量化噪声分量，没有ΔΣ调制器输入信号分量，因此，积分器的输出摆幅很低。在电路实现方面，通过一个ASARADC的分时复用完成ASAR1和ASAR2的功能，节省功耗和面积。

以下将结合附图对本发明做进一步详细说明。

附图说明

图1是基于分时复用ASAR ADC的ΔΣ调制器的系统示意图。

图2是基于分时复用ASAR ADC的ΔΣ调制器的电路示意图。

图3是基于分时复用ASAR ADC的ΔΣ调制器的时序图。

图4是基于分时复用ASAR ADC的ΔΣ调制器的ASAR ADC电路示意图。