[发明专利]源极驱动电路及其移位寄存器

说明书

一种源极驱动电路及其移位寄存器，该移位寄存器包含多个移位寄存单元。每一移位寄存单元包含数据输入端、时钟输入端、模式选择输入端、数据输出端、第一闩锁输出端及第二闩锁输出端。时钟输入端接收时钟信号。模式选择输入端接收第一模式选择信号。数据输出端输出数据信号。第一及第二闩锁输出端分别输出第一及第二闩锁信号。当第一模式选择信号具有第一电位时，第一及第二闩锁输出端运作于第一输出模式下并根据时钟信号依序输出第一及第二闩锁信号；当第一模式选择信号具有第二电位时，第一及第二闩锁输出端运作于第二输出模式下并同步输出第一及第二闩锁信号。

技术领域

本发明与显示装置有关，尤其是关于一种源极驱动电路(Source driver)及其移位寄存器(Shift register)。

背景技术

传统上，当低电压差动信号传输(LVDS)源极驱动电路在单连接端口的设计上要加入双连接端口的应用时，虽然在双栅极(Dual gate)的应用下没有问题，数据存取正确，如图1A所示；但在单栅极(Single gate)的应用下，六条数据总线(Data bus)所传递的数据D1～D6需分别输入至通道CH1～CH6。

然而，此时源极驱动电路的多个移位寄存器SR[1]～SR[4]开启的顺序会使得其闩锁输出端太晚打开而造成数据存取错误，如图1B所示。因此，现有技术的上述缺点亟待进一步加以克服。

发明内容

有鉴于此，本发明提出一种源极驱动电路及其移位寄存器，以有效解决现有技术所遭遇到的上述问题。

根据本发明的一具体实施例为一种移位寄存器。于此实施例中，移位寄存器包含至少一移位寄存电路组。移位寄存电路组包含多个移位寄存单元。每一移位寄存单元包含一数据输入端、一时钟输入端、一模式选择输入端、一数据输出端、一第一闩锁输出端及一第二闩锁输出端。时钟输入端用以接收一时钟信号。模式选择输入端用以接收一第一模式选择信号。数据输出端用以输出一数据信号。第一闩锁输出端用以输出一第一闩锁信号。第二闩锁输出端用以输出一第二闩锁信号。当第一模式选择信号具有一第一电位时，第一闩锁输出端及第二闩锁输出端运作于一第一输出模式(SINGLE＝0)下并根据时钟信号依序输出第一闩锁信号及第二闩锁信号。当第一模式选择信号具有一第二电位时，第一闩锁输出端及第二闩锁输出端运作于第二输出模式(SINGLE＝1)下并同步输出第一闩锁信号及第二闩锁信号。

于一实施例中，每一该移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元；第一级移位寄存单元的数据输入端接收一起始信号，第一级移位寄存单元的数据输出端耦接第二级移位寄存单元的数据输入端且第二级移位寄存单元的数据输出端耦接第三级移位寄存单元的数据输入端。

于一实施例中，每一移位寄存电路组包含三个移位寄存单元，分别为一第一级移位寄存单元、一第二级移位寄存单元及一第三级移位寄存单元。第一级移位寄存单元的数据输入端接收一起始信号，第一级移位寄存单元的数据输出端耦接第二级移位寄存单元的数据输入端。移位寄存器还包含一第一复用器、一第二复用器及一第三复用器。第一复用器分别耦接第一级移位寄存单元的数据输出端、第二级移位寄存单元的数据输出端及第三级移位寄存单元的数据输入端。当第一模式选择信号具有第一电位时，第一复用器接收第二级移位寄存单元所输出的数据信号并输出至第三级移位寄存单元的数据输入端、第二复用器接收第二级移位寄存单元的第一闩锁信号并输出一第三闩锁信号、第三复用器接收第二级移位寄存单元的第二闩锁信号并输出一第四闩锁信号。当第一模式选择信号具有第二电位时，第一复用器接收第一级移位寄存单元所输出的数据信号并输出至第三级移位寄存单元的数据输入端、第二复用器接收第一级移位寄存单元的第一闩锁信号或第二闩锁信号并输出第三闩锁信号、第三复用器接收第三级移位寄存单元的第一闩锁信号或第二闩锁信号并输出第四闩锁信号。