[发明专利]半导体装置

说明书

实施方式的半导体装置具有：衬底；第1半导体元件设置在衬底上的第1树脂组合物上；第2半导体元件设置在衬底上的第2树脂组合物上；第3半导体元件设置在衬底上，且夹于第1半导体元件与第2半导体元件之间；第1配线层设置在第1半导体元件上，与第1半导体元件连接，且利用第1接合线与衬底连接；第4半导体元件设置在第1配线层上，且利用第2接合线与第1配线层连接；第2配线层设置在第2半导体元件上，与第2半导体元件连接，且利用第3接合线与衬底连接。第1接合线设置在第1配线层的除与朝向第2配线层的一侧为相反侧以外的部分。第3接合线设置在第2配线层的除与朝向第1配线层的一侧为相反侧以外的部分。

[相关申请]

本申请基于2019年3月22日提出申请的先前日本专利申请第2019-054415号的优先权利益且追求该利益，其全部内容是通过引用而包含在本文中。

技术领域

此处所说明的多种实施方式全部涉及一种半导体装置。

背景技术

对于使用了存储器芯片的半导体装置，正研究各种封装体布局。存储器的半导体装置被要求大容量化、小型化或读写高速化等特性。

当想要使利用了存储器芯片的半导体装置高速化时，控制器芯片容易变大。当想要将更多存储器芯片呈阶梯状积层以实现大容量化时，配置控制器芯片及存储器芯片的平面空间会变宽。在想要使存储器芯片的设计规则变得严格(使配线宽度变窄)，而增大平均每一个存储器芯片的存储容量的情况下，也有平均每一个芯片大小比以往大的情况。

因此，当不使半导体装置的封装体大小变大而使芯片大小变大时，有难以将控制器芯片与存储器芯片平面地配置于衬底上的情况。也想到如下情况：以控制器芯片与存储器芯片不干涉的方式，将外形尺寸比存储器芯片小的间隔芯片贴附在衬底，将存储器芯片配置在比控制器芯片高的位置。

然而，所述情况需要于对镜面晶圆进行BSG(Back Side grinding，背面研磨)加工，并贴附裸片粘结膜之后，将间隔芯片呈所需大小切下，并贴附于衬底等的步骤，所以半导体装置的制造费用提高。在搭载相同存储器芯片片数的情况下，相应于间隔芯片的高度，半导体装置变厚，而难以薄型化。控制器芯片由于比存储器芯片小，所以在使用间隔芯片的情况下，存储器芯片间会出现空余空间。空间效率上不利且难以小型化。

发明内容

本发明的实施方式有助于半导体装置的小型化、薄型化。

实施方式的半导体装置具有：衬底；第1半导体元件，设置在衬底上的第1树脂组合物上；第2半导体元件，设置在衬底上的第2树脂组合物上；第3半导体元件，设置在衬底上，且夹于第1半导体元件与第2半导体元件之间；第1配线层，设置在第1半导体元件上，与第1半导体元件连接，且利用第1接合线与衬底连接；第4半导体元件，设置在第1配线层上，利用第2接合线与第1配线层连接；第2配线层，设置在第2半导体元件上，与第2半导体元件连接，且利用第3接合线与衬底连接；及第5半导体元件，设置在第2配线层上，且利用第4接合线与第2配线层连接。第1接合线设置在第1配线层的除与朝向第2配线层的一侧为相反侧以外的部分。第3接合线设置在第2配线层的除与朝向第1配线层的一侧为相反侧以外的部分。

根据上述构成，可实现半导体装置的小型化、薄型化。

附图说明

图1是实施方式的半导体装置的剖视图。

图2是实施方式的半导体装置的配线示意图。

图3是实施方式的半导体装置的剖视图。

具体实施方式

以下，参照附图对实施方式进行说明。