[发明专利]移位寄存器单元、驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路、输出电路、下拉控制电路、下拉电路和复位电路；

所述输入电路分别与输入信号端和第一上拉节点连接，所述输入电路用于响应于所述输入信号端提供的输入信号，控制所述第一上拉节点的电位；

所述输出电路分别与所述第一上拉节点、时钟信号端和输出端连接，所述输出电路用于响应于所述第一上拉节点的电位，向所述输出端输出来自所述时钟信号端的时钟信号；

所述下拉控制电路分别与所述输入信号端和第二上拉节点连接，所述下拉控制电路用于响应于所述输入信号，控制所述第二上拉节点的电位；

所述下拉电路分别与第一电源端、第二电源端、所述第一上拉节点、所述第二上拉节点和所述输出端连接，所述下拉电路用于响应于所述第二上拉节点的电位和所述第一电源端提供的第一电源信号，分别向所述第一上拉节点和所述输出端输出来自所述第二电源端的第二电源信号；

所述复位电路分别与复位信号端、所述第二电源端、所述第一上拉节点和所述第二上拉节点连接，所述复位电路用于响应于所述复位信号端提供的复位信号，分别向所述第一上拉节点和所述第二上拉节点输出所述第二电源信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制电路包括：下拉控制晶体管；

所述下拉控制晶体管的栅极和第一极均与所述输入信号端连接，所述下拉控制晶体管的第二极与所述第二上拉节点连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉电路包括：第一控制子电路、第二控制子电路和下拉子电路；

所述第一控制子电路分别与所述第一电源端、所述第二电源端、下拉控制节点和所述第二上拉节点连接，所述第一控制子电路用于响应于所述第一电源信号，向所述下拉控制节点输出所述第一电源信号，以及用于响应于所述第二上拉节点的电位，向所述下拉控制节点输出所述第二电源信号；

所述第二控制子电路分别与所述第一电源端、所述第二电源端、所述下拉控制节点、下拉节点和所述第二上拉节点连接，所述第二控制子电路用于响应于所述下拉控制节点的电位，向所述下拉节点输出所述第一电源信号，以及用于响应于所述第二上拉节点的电位，向所述下拉节点输出所述第二电源信号；

所述下拉子电路分别与所述下拉节点、所述第一上拉节点、所述输出端和所述第二电源端连接，所述下拉子电路用于响应于所述下拉节点的电位，分别向所述第一上拉节点和所述输出端输出所述第二电源信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制电路包括：两个下拉控制晶体管，所述第二上拉节点包括：第一子上拉节点和第二子上拉节点；

每个所述下拉控制晶体管的栅极和第一极均与所述输入信号端连接，其中一个所述下拉控制晶体管的第二极与所述第一子上拉节点连接，另一个所述下拉控制晶体管的第二极与所述第二子上拉节点连接；

所述第一控制子电路与所述第一子上拉节点连接，所述第二控制子电路与所述第二子上拉节点连接。

5.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一控制子电路包括：第一晶体管和第二晶体管，所述第二控制子电路包括：第三晶体管和第四晶体管，所述下拉子电路包括：第五晶体管、第六晶体管和第七晶体管；

所述第一晶体管的栅极和第一极均与所述第一电源端连接，第二极与所述下拉控制节点连接；

所述第二晶体管的栅极与所述第二上拉节点连接，第一极与所述第二电源端连接，第二极与所述下拉控制节点连接；

所述第三晶体管的栅极与所述下拉控制节点连接，第一极与所述第一电源端连接，第二极与所述下拉节点连接；

所述第四晶体管的栅极与所述第二上拉节点连接，第一极与所述第二电源端连接，第二极与所述下拉节点连接；

所述第五晶体管、所述第六晶体管和所述第七晶体管的栅极均与所述下拉节点连接，第一极均与所述第二电源端连接，所述第五晶体管的第二极与所述第一上拉节点连接，所述第六晶体管的第二极和所述第七晶体管的第二极均与所述输出端连接。