[发明专利]一种具有自偏置PMOS的分离栅TIGBT及其制作方法

权利要求书

1.一种具有自偏置PMOS的分离栅TIGBT，包括：背面集电极金属(1)、位于背部集电极金属(1)之上的P型集电区(2)、位于P型集电区(2)之上的N型场阻止层(3)和位于N型场阻止层(3)之上的N-漂移区(4)；N-漂移区(4)上层分别具有P型埋层(5)和有P型基区(13)，且P型埋层(5)的结深大于P型基区(13)的结深；所述P型基区(13)上表面具有并列设置的N+发射区(11)及P+发射区(12)；其特征在于，所述P型埋层(5)的上表面具有N型掺杂层(6)，N型掺杂层(6)上表面具有P型掺杂层(7)；在N型掺杂层(6)、P型掺杂层(7)与N+发射区(11)、P型基区(13)之间具有沟槽栅结构，沟槽栅结构还延伸入P型埋层(5)中；沟槽结构包括分离栅电极(91)、分离栅介质层(101)、栅电极(92)、栅介质层(102)和多晶硅隔离介质层(103)；分离栅电极(91)和栅电极(92)并列设置在沟槽中，通过多晶硅隔离介质层(103)隔离；分离栅电极(91)与P型埋层(5)、N型掺杂层(6)和P型掺杂层(7)通过分离栅介质层(101)隔离；栅电极(92)通过栅介质层(102)与N+发射区(11)、P型基区(13)隔离；在P型掺杂层(7)、沟槽栅结构、N+发射区(11)和P+发射区(12)上表面覆盖有发射极金属(8)，栅电极(92)、栅介质层(102)和多晶硅隔离介质层(103)通过介质层(104)与发射极金属(8)隔离；

所述分离栅电极(91)的结深与栅电极(92)的结深相等；所述栅电极(92)的结深大于P型基区(13)的结深小于P型埋层(5)的结深；所述分离栅电极(91)与发射极金属(8)等电位。

2.根据权利要求1所述的一种具有自偏置PMOS的分离栅TIGBT，其特征在于：在P型掺杂层(7)上方引入肖特基接触金属(15)。

3.根据权利要求1所述的一种具有自偏置PMOS的分离栅TIGBT，其特征在于：在N型场阻止层(3)上方、P型埋层(5)下方引入相互独立的超结P柱(16)、超结N柱(17)；所述超结P柱(16)、超结N柱(17)满足电荷平衡要求，所述超结N柱(17)的掺杂浓度大于或等于N-漂移区(4)的掺杂浓度。

4.根据权利要求1所述的一种具有自偏置PMOS的分离栅TIGBT，在P型埋层(5)下方引入N型埋层(19)，N型埋层(19)的掺杂浓度大于N-漂移区(4)的掺杂浓度，引入的N型埋层(19)为空穴的积累提供了额外的势垒，改善了漂移区载流子浓度的分布，降低了器件的导通压降。