[发明专利]一种数模一体化测试仪及其数模同步输出方法

权利要求书

1.一种数模一体化测试仪，其特征在于，能够同步输出数字量信号和模拟量信号，所述测试仪包括FPGA、CPU最小系统、第一DAC、恒温晶振、GPS/BD模块、光网口、第二DAC、功率放大器以及波形回采模块，所述FPGA与CPU最小系统连接，所述FPGA通过所述第一DAC与恒温晶振连接，所述FPGA通过第二DAC与功率放大器连接，所述功率放大器输出模拟量，功率放大器通过波形回采模块与FPGA连接，所述FPGA通过光网口输出数字量，所述FPGA与GPS/BD模块连接，所述GPS/BD模块接收卫星源信号；

CPU最小系统根据回采的模拟量波形计算其起始相位值，同时获取恒温晶振产生的本地振荡为FPGA提供的秒脉冲，计算本地秒脉冲与功率放大器输出模拟量起始相位的相位偏差，并根据输出波形频率转换为时间偏差，该时间偏差即为硬件固有延时，CPU最小系统在对数字量信号数据点和模拟量信号数据点进行封装数据包时，数字量信号的数据包的时间戳仍然采用原有时间戳，将数字量信号数据包的时间戳对应的时刻减去硬件固有延时得到的新的时刻作为模拟量信号数据包的时间戳。

2.根据权利要求1所述的一种数模一体化测试仪，其特征在于，所述FPGA通过局部总线和/或PCIE链路与所述CPU最小系统连接。

3.根据权利要求1所述的一种数模一体化测试仪，其特征在于，所述FPGA通过SPI总线与所述第一DAC连接。

4.根据权利要求1所述的一种数模一体化测试仪，其特征在于，所述FPGA通过UART串口与GPS/BD模块连接。

5.根据权利要求1所述的一种数模一体化测试仪，其特征在于，所述CPU最小系统包括：

状态管理模块，所述状态管理模块用于获取用户设置的状态信息，并进行状态信息的存取，同时控制各个状态之间的切换；

计算模块，所述计算模块用于对数字量信号的采样率取模拟量信号采样率的整数倍并计算数字量信号的数据点以及模拟量信号的数据点，并根据当前状态实时更新计算结果；

封装模块，所述封装模块用于将数字量信号的数据点以及模拟量信号的数据点分别封装为数据包；

时间轴模块，所述时间轴模块用于控制状态管理模块中设置的状态信息的状态持续时间，构建输出时间轴控制各个状态输出的时间，并且根据通讯协议获取当前时间，判断各个状态输出的时间是否已经超时；时间轴模块还用于给每个数据包提供时间戳；

延时补偿模块，所述延时补偿模块用于对数字量信号的数据点和模拟量信号的数据点进行数据包封装时，数字量信号的数据包的时间戳仍然采用时间轴模块提供的时间戳，时间轴模块提供给数字量信号的数据包的时间戳减去硬件固有延时作为模拟量信号的数据包的时间戳；

控制块管理模块，用于遍历所有的模块，确定需要发送的数据包，并根据时间轴模块和延时补偿模块提供的时间戳向PFGA发送需要发送的数据包。

6.根据权利要求5所述的一种数模一体化测试仪，其特征在于，所述硬件固有延时为模拟量信号从FPGA发出到功率放大器输出需要经过的固有延时时间。

7.根据权利要求1所述的一种数模一体化测试仪，其特征在于，所述数模一体化测试仪位于间隔合并单元与智能终端的汇控柜处。

8.根据权利要求7所述的一种数模一体化测试仪，其特征在于，所述数模一体化测试仪通过开入量采集插件采集智能终端的跳闸出口信息。

9.根据权利要求8所述的一种数模一体化测试仪，其特征在于，所述数模一体化测试仪基于FT3通过SV光纤与间隔合并单元连接，将间隔合并单元所需的母线级联电压发送给间隔合并单元；所述数模一体化测试仪通过电缆与间隔合并单元连接，将模拟量电流、电压注入间隔合并单元；所述数模一体化测试仪通过GOOSE光纤与间隔合并单元连接，将刀闸位置信息发送给间隔合并单元。

10.根据权利要求1-9任一项所述的一种数模一体化测试仪的数模同步输出方法，其特征在于，CPU最小系统根据数字量信号的采样率取其整数倍，且大于模拟量信号采样率的阈值的采样率作为模拟量信号的采样率，计算各个数据点的值，CPU最小系统的封装模块将各个数据点的值封装为数据包并由FPGA实现每个数据包的发送，每个数据包在封装过程中由CPU最小系统打上时间戳，FPGA根据数据包中的时间戳信息，在时间戳对应的时刻发送相应的数据包，CPU最小系统进行数据包封装时将数字量信号数据包的时间戳对应的时刻减去硬件固有延时得到的新的时刻作为模拟量信号数据包的时间戳，FPGA发送的数字量信号数据包直接由光网口转换为光信号输出给待测设备，而FPGA发送的模拟量信号数据包需要经第二DAC转换为模拟量小信号，再经功率放大器放大为真实模拟量信号输出给待测设备。