[发明专利]可重构处理器

说明书

本发明提供可重构处理器。可重构处理器具备：可重构电路，其具有多个处理单元，能够动态地重构由多个处理单元形成的电路结构；配置存储器，其存储多个表示在可重构电路中构成的电路结构的结构信息；以及控制电路，其对可重构电路和配置存储器进行控制，其中，控制电路具备：加载处理部，其将表示第一电路的第一结构信息和表示第二电路的第二结构信息从外部存储器加载到配置存储器；以及处理控制部，其使基于第一电路的处理动作和基于第二电路的处理动作重复执行，直至一个矩阵的全部元素与另一个矩阵的全部元素的乘积和运算处理结束为止。

技术领域

本发明的实施方式涉及一种可重构处理器。

背景技术

以往，作为能够由设计者重构独特的电路的芯片、例如能够作为专用于特定处理的专用硬件或特殊应用处理器发挥功能的芯片，已知有FPGA(Field Programmable GateArray：现场可编程门阵列)、可重构处理器。FPGA与可重构处理器在与电路的重构相关的基本构成要素的粒度方面尤为不同，FPGA的基本构成单位为具有1比特(bit)的细粒度的LUT(Lookup table：查找表)，与此相对地，可重构处理器的基本构成单位为具有至少4比特、例如16比特左右的粗粒度的处理单元(Processing Element)。

在可重构处理器中，多个处理单元以矩阵状配设，通过被写入有结构信息的过程即配置来使可重构处理器安装特定的功能，该结构信息包括该多个处理单元的配线的连接关系和各处理单元的功能定义结构信息。在FPGA中也是，通过大致同样的配置来安装特定的功能。可重构处理器中的结构数据的基本构成单位的粒度比FPGA中的基本构成单位的粒度粗，因此可重构处理器中的结构数据所需的参数少，数据量小，因而加载结构信息所花费的时间也短。

因此，在FPGA中，保存结构信息的配置存储器仅具有一个用以保存用于安装当前的功能的结构信息的存储体，与此相对地，可重构处理器中的配置存储器具有保存用于安装当前的功能的结构信息的前台存储体和保存用于实现将来使用的功能的结构信息的后台存储体。可重构处理器加载结构信息所花费的时间短，因此能够在处理过程中对数据进行处理的期间对多个存储体进行切换，这样的动作将多个处理单元动态地重构，因此被称为动态重构。

此外，作为与这样的可重构处理器有关的技术，已知如下一种可重构处理器的控制方法(参照专利文献1)：在将多个处理单元中的第一处理单元使用于数据的存储之后，将第一处理单元与第二处理单元连接来将数据从第一处理单元移动复制到第二处理单元，同时，在其它的处理单元中实现规定的功能。

现有技术文献

专利文献

专利文献1：日本专利第5882714号说明书

发明内容

发明要解决的问题

近年来，从提高灵活性、降低成本及功耗的观点出发，提出了对深度学习等机器学习应用并行处理性能优异的FPGA、可重构处理器的方案。在进行机器学习方面，矩阵的乘法运算是必需的，特别是关于可重构处理器要求在进行矩阵的乘法运算时进一步提高并行度。

本发明的实施方式是为了解决上述的问题点而完成的，其目的在于提供一种在进行矩阵的乘法运算时能够提高并行度的可重构处理器。

用于解决问题的方案