[发明专利]电子封装件及其导电基材与制法在审
申请号: | 201910783748.6 | 申请日: | 2019-08-23 |
公开(公告)号: | CN112234044A | 公开(公告)日: | 2021-01-15 |
发明(设计)人: | 林伟胜;陈汉宏 | 申请(专利权)人: | 矽品精密工业股份有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 封装 及其 导电 基材 制法 | ||
本发明涉及一种电子封装件及其导电基材与制法,包括于一绝缘膜中配置多个外露的导电元件,以于封装制程中,只需将半导体芯片与封装基板分别设于该绝缘膜的相对两表面上,即可使该半导体芯片经由该导电元件电性连接该封装基板,以完成封装制程,而无需先于半导体芯片上形成焊锡凸块,故本发明无需采买植设焊锡凸块的机台,有效降低制作电子封装件的成本。
技术领域
本发明有关一种半导体封装技术,尤指一种电子封装件及其导电基材与制法。
背景技术
随着电子产业的发达,现今的电子产品已趋向轻薄短小与功能多样化的方向设计,半导体封装技术也随之开发出不同的封装型态。为满足半导体装置的高集成度(Integration)以及微型化(Miniaturization)需求,除传统打线式(Wire bonding)的半导体封装技术外,业界主要经由覆晶(Flip chip)方式,以提升半导体装置的布线密度。
图1A至图1B为现有覆晶式封装结构1的制法的剖视示意图。如图1A所示,先将一半导体芯片11经由多个焊锡凸块13结合至一封装基板10的电性接触垫100上,再回焊该焊锡凸块13。接着,如图1B所示,形成底胶14于该半导体芯片11与该封装基板10之间,以包覆所述焊锡凸块13。
于结合该焊锡凸块13至该电性接触垫100之前,该焊锡凸块13的外表面上通常会形成氧化层,故于回焊该焊锡凸块13的过程中,需使用助焊剂(图略)移除该氧化物。
然而,现有覆晶式封装结构1的制法中,需先于该半导体芯片11(或该封装基板10)上形成该多个焊锡凸块13,而用于植设该多个焊锡凸块13的机台昂贵,故现有制法的成本难以降低。
此外,由于需使用助焊剂,因而于回焊过程中会残留助焊剂的部分材料于该封装结构1上,进而产生粗大焊接空隙,致使该焊锡凸块13与该电性接触垫100之间的接合失效,造成该封装结构1的可靠性不佳。
另外,若该焊锡凸块13的直径极小,则在沾附助焊剂时,部分该焊锡凸块13会有沾附不完全的问题。
因此,如何克服上述现有技术的种种问题,实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺陷,本发明提供一种电子封装件及其导电基材与制法,能有效降低制作电子封装件的成本。
本发明的导电基材,包括:一绝缘膜,其具有相对的第一表面与第二表面;以及多个导电元件,其配置于该绝缘膜中且外露于该绝缘膜的第一表面与第二表面。
前述的导电基材中,该绝缘膜设有多个供置放该多个导电元件的开孔。
本发明还提供一种导电基材的制法,包括:提供一具有多个开孔的绝缘膜;以及设置导电元件于该开孔中。
前述的导电基材及其制法中,还包括形成助焊材于该开孔中,以令该助焊材包覆该导电元件,使该导电元件表面覆盖有助焊材。
前述的导电基材及其制法中,该导电元件为焊锡结构、金属柱或导电块体。
前述的导电基材及其制法中,还包括于该绝缘膜中配置支撑件。例如,形成该支撑件的材料为导电材。或者,该支撑件与该导电元件的构造相同。
本发明还提供一种电子封装件,包括:如前述的导电基材;承载结构,其设于该绝缘膜的第二表面上;以及电子元件,其设于该绝缘膜的第一表面上,使该电子元件经由该导电元件电性连接该承载结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽品精密工业股份有限公司,未经矽品精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910783748.6/2.html,转载请声明来源钻瓜专利网。