[发明专利]一种减小stub影响的PCB结构及设计方法

说明书

本发明提出一种减小stub影响的PCB设计方法，该设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚焊盘中的盘中孔连通高速数字信号链路。相应的提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。

技术领域

本发明涉及PCB制造领域，尤其是一种减小stub影响的PCB结构及设计方法。

背景技术

PCB板广泛应用于数字信号处器、超大规模FPGA、PowerPC平台的无线基站主板等主板产品中。高速PCB板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量。

发明内容

当高速数字信号链路中存在逻辑分析器件时，若利用现有方法设计PCB，通常需要在逻辑分析器件的引脚与相应的扇出过孔间设置一段信号线，当实际应用中不连接逻辑分析仪时，这段信号线即变为stub。

针对这一问题，本发明实施例一个方面提出一种减小stub影响的PCB设计方法，设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚的焊盘连通高速数字信号链路。其中，将逻辑分析器件引脚与扇出过孔之间的信号线作为高速数字信号通路中的一部分，以连通高速数字信号链路。逻辑分析器件引脚的焊盘处设有盘中孔。

本发明实施例另一方面提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。

与现有技术相比，本发明的有益效果在于，PCB走线合理。当信号传输链路中存在逻辑分析器件，但实际应用中不连接逻辑分析仪时，逻辑分析器件的引脚与相应的扇出过孔间设置的信号线不再为stub，保证了信号的完整性。

附图说明

图1是原PCB结构设计示意图；

图2是原PCB结构平面示意图；

图3是现PCB结构设计示意图；

图4是现PCB结构平面示意图；

图5是原PCB设计S参数仿真曲线——插损；

图6是原PCB设计S参数仿真曲线——回损；

图7是现PCB设计S参数仿真曲线——插损；

图8是现PCB设计S参数仿真曲线——回损。

附图标记说明：

逻辑分析器件-U1，光模块-U2，FPGA-U3，U2信号线-1，过孔-2，2mm走线-3，焊盘-4，过孔背钻孔-5，U3信号线-6，盘中孔-7，盘中孔背钻孔-8。

具体实施方式

设计高速数字信号电路板时，必需要考虑stub线对信号完整性的影响，否则当电路信号的频率增加到一定高度后，stub会引起阻抗跌落，导致出现阻抗不连续，产生的信号反射会对周围的其他信号造成干扰，严重时将影响到线路系统的正常工作。